| 1 |
1
인증 모드와 암호화 모드를 결정하는 동작 모드 제어부;복수의 출력 비트를 각각 생성하는 복수의 출력 비트 생성부; 및상기 암호화 모드에서 상기 복수의 출력 비트를 이용하여 비밀키를 생성하는 비밀키 생성부를 포함하고,상기 복수의 출력 비트 생성부의 각각은 복수의 레지스터를 포함하고,상기 인증 모드에서 상기 동작 모드 제어부는 상기 복수의 출력 비트 생성부가 입력되는 데이터에 따라 결정되는 데이터 경로에 해당하는 경로 지연 특성에 따라 상기 복수의 출력 비트로 이루어진 챌린지 응답을 생성하도록 제어하고, 상기 챌린지 응답 생성시에 상기 결정되는 데이터 경로에 해당하는 경로 지연 특성에 따라 획득한 초기 값을 상기 복수의 레지스터에 저장하고,상기 암호화 모드에서 상기 동작 모드 제어부는 상기 복수의 출력 비트 생성부가 상기 복수의 레지스터의 상기 초기 값에 기초하여 상기 복수의 출력 비트를 생성하도록 제어하는 통합 보안 장치
|
| 2 |
2
제1항에 있어서,상기 복수의 출력 비트 생성부의 각각은,경로 지연 특성에 따른 출력 값을 생성하는 복수의 단위 경로 세트; 및상기 복수의 단위 경로 세트 및 상기 복수의 레지스터에 각각 대응하고, 대응하는 단위 경로 세트의 출력 값과 대응하는 레지스터의 출력 값 중 어느 하나를 선택하는 복수의 제1 다중화기를 더 포함하고,상기 인증 모드에서 상기 복수의 제1 다중화기에 의해 상기 복수의 단위 경로 세트는 체인을 형성하고,상기 암호화 모드에서 상기 복수의 제1 다중화기에 의해 상기 복수의 레지스터는 체인을 형성하는 통합 보안 장치
|
| 3 |
3
제2항에 있어서, 상기 복수의 단위 경로 세트의 각각은,경로 지연 특성이 서로 상이한 복수의 버퍼와, 상기 버퍼들의 출력 중 어느 하나를 선택하기 위한 제2 다중화기를 포함하는통합 보안 장치
|
| 4 |
4
제3항에 있어서, 상기 복수의 출력 비트 생성부의 각각은상기 복수의 제1 다중화기의 출력 값 중 일부 또는 전부를 연산하여 연산된 값을 첫번째 단위 경로 세트와 첫번째 레지스터에 제공하는 하나 이상의 연산기를 더 포함하는 통합 보안 장치
|
| 5 |
5
제4항에 있어서, 상기 하나 이상의 연산기는 XOR 연산기에 해당하는 통합 보안 장치
|
| 6 |
6
삭제
|
| 7 |
7
제3항에 있어서,챌린지 모드에서 챌린지 데이터를 상기 제2 다중화기를 제어하는 제어 신호로서 상기 제2 다중화기에 제공하는 인증 모드 제어부를 더 포함하는 통합 보안 장치
|
| 8 |
8
제3항에 있어서,상기 복수의 출력 비트 생성부의 복수의 레지스터 중 일부의 값에 기초하여 복수의 클럭 신호를 생성하는 클럭 제어부를 더 포함하고,상기 복수의 클럭 신호는 상기 복수의 출력 비트 생성부에 각각 대응하고,상기 복수의 클럭 신호의 각각은 대응하는 출력 비트 생성부의 복수의 레지스터를 위한 클럭 신호에 해당하는 통합 보안 장치
|
| 9 |
9
통합 보안 장치가 수행하는 통합 보안 방법에 있어서,인증 모드에서, 입력되는 데이터에 따라 결정되는 데이터 경로에 해당하는 경로 지연 특성에 따라 복수의 출력 포트에 챌린지 응답을 출력하는 단계;상기 인증 모드에서 상기 챌린지 응답 출력시 상기 결정되는 데이터 경로에 해당하는 경로 지연 특성에 따라 획득한 초기 값을 복수의 레지스터에 저장하는 단계;상기 인증 모드에서 암호화 모드로 모드를 변경하는 단계;상기 암호화 모드에서 상기 복수의 레지스터의 상기 초기 값에 기초하여 상기 복수의 출력 포트에 복수의 출력 비트를 출력하는 단계;상기 암호화 모드에서 상기 복수의 출력 비트를 연산하여 비밀키를 생성하는 단계를 포함하는 통합 보안 방법
|
| 10 |
10
제9항에 있어서, 상기 암호화 모드에서 상기 복수의 레지스터 중 일부에 저장된 값에 기초하여 상기 복수의 레지스터를 위한 클럭 신호를 생성하는 단계를 더 포함하는 통합 보안 방법
|
