| 1 |
1
데이터를 저장하는 메모리,메모리 제어 신호를 통해 상기 메모리의 동작을 제어하는 메모리 제어부, 그리고상기 메모리 제어부와 단일 링크를 형성하며, 상기 단일 링크 통해 상기 메모리 제어부로 상기 메모리 제어 신호를 전송하는 중앙 처리 장치를 포함하는 메모리 제어 시스템
|
| 2 |
2
제1항에서,상기 메모리 제어 신호는, 명령어 신호와 데이터를 포함하며,상기 단일 링크는,하나의 시리얼 패킷으로 상기 명령어 신호 및 상기 데이터를 동시에 전송하는 메모리 제어 시스템
|
| 3 |
3
제2항에서,상기 명령어 신호는,응답이 필요한 명령어, 응답이 필요치 않은 명령어, 응답은 필요하나 단순 상태 정보만 필요한 명령어 및 외부 명령이 필요치 않은 내부 명령어 중 적어도 하나를 포함하는 메모리 제어 시스템
|
| 4 |
4
제2항에서,상기 시리얼 패킷은,트랜잭션 계층 패킷(Transaction Layer Packet, TLP) 또는 데이터 링크 계층 패킷(Data Link Layer Packet, DLLP)의 요청 및 응답 명령어 중 적어도 하나를 포함하는 메모리 제어 시스템
|
| 5 |
5
제1항에서, 상기 메모리 제어부 및 상기 중앙 처리 장치는,명령 및 동작을 패킷화하는 트랜잭션 계층(Transaction Layer), 상기 트랜잭션 계층에서 생성된 시리얼 패킷을 회로를 통해 아날로그적으로 전달하는 물리 계층(Physical Layer), 그리고상기 물리 계층을 이용하여 데이터를 전달하는 데이터 링크 계층(Data Link Layer)을 포함하는 메모리 제어 시스템
|
| 6 |
6
제5항에서,상기 단일 링크는,시리얼 링크를 포함하며, 상기 메모리 제어부 및 상기 중앙 처리 장치의 물리 계층을 통해서 상기 시리얼 링크가 연결되는 메모리 제어 시스템
|
| 7 |
7
데이터를 저장하는 메모리,메모리 제어 신호를 생성하여 상기 메모리의 동작을 제어하는 중앙 처리 장치, 그리고메모리 제어 신호를 수신하여 상기 메모리에 전달하는 시리얼 패킷 제어부를 포함하는 메모리 제어 시스템
|
| 8 |
8
제7항에서,상기 중앙 처리 장치는,메모리 제어 신호를 생성하는 메모리 제어부를 포함하며, 상기 메모리 제어부와 상기 시리얼 패킷 제어부 사이에는 시리얼 링크가 형성되고, 상기 시리얼 링크를 통해 상기 메모리 제어 신호가 상기 시리얼 패킷 제어부로 전달되는 메모리 제어 시스템
|
| 9 |
9
제7항에서,상기 메모리는,읽기와 쓰기를 주 명령어로 하여 동작을 수행하는 플래시 메모리 또는 이이피롬(EEPROM) 중 적어도 하나의 비휘발성 메모리를 포함하는 메모리 제어 시스템
|
| 10 |
10
제7항에서,상기 메모리는,읽기와 쓰기 동작을 수행하며, 내부 데이터를 유지하기 위한 리프레쉬(refresh), 프리차지(precharge) 및 액티브(active)의 명령어를 통해 동작을 수행하는 휘발성 메모리를 포함하는 메모리 제어 시스템
|
| 11 |
11
제7항에서,상기 시리얼 패킷 제어부는,명령 및 동작을 패킷화하는 트랜잭션 계층(Transaction Layer), 상기 트랜잭션 계층에서 생성된 시리얼 패킷을 회로를 통해 아날로그적으로 전달하는 물리 계층(Physical Layer), 그리고상기 물리 계층을 이용하여 데이터를 전달하는 데이터 링크 계층(Data Link Layer)을 포함하는 메모리 제어 시스템
|
| 12 |
12
제11항에서,상기 시리얼 패킷은,명령어 신호와 데이터 중 적어도 하나를 포함하는 시리얼 패킷을 포함하는 메모리 제어 시스템
|
| 13 |
13
제7항에서,상기 시리얼 패킷 제어부는, 상기 메모리 제어부의 명령어에 대한 디코딩을 실행하고, 실행 결과를 패킷화하는 메모리 제어 시스템
|
| 14 |
14
메모리 제어부가 메모리의 동작을 제어하는 메모리 인터페이스 방법에 있어서,상기 메모리 제어부가 명령어 신호와 데이터 중 적어도 하나를 포함하는 시리얼 패킷을 생성하는 단계,상기 메모리 제어부가 상기 시리얼 패킷을 상기 메모리로 전송하고, 상기 메모리에 상태 정보 또는 데이터를 요청하는 단계, 그리고상기 메모리가 상기 상태 정보 또는 상기 데이터를 메모리 제어부에 응답하는 단계를 포함하는 메모리 인터페이스 방법
|
| 15 |
15
제14항에서,새로운 명령 수행을 위한 유효 구간을 통보하는 단계를 더 포함하는 메모리 인터페이스 방법
|
| 16 |
16
제14항에서,상기 상태 정보 또는 데이터를 요청하는 단계는,단일 링크로 상기 상태 정보 또는 상기 데이터 전송하는 메모리 인터페이스 방법
|
| 17 |
17
제16항에서,상기 단일 링크는, 시리얼 링크를 포함하며, 상기 메모리 제어부와 상기 메모리 사이에 형성되는 메모리 인터페이스 방법
|
| 18 |
18
제14항에서,상기 시리얼 패킷은,트랜잭션 계층 패킷(Transaction Layer Packet, TLP)의 요청 및 응답 명령어를 포함하는 메모리 인터페이스 방법
|
