1 |
1
채널 영역으로 사용되는 절연체 VO2 박막; 상기 절연체 VO2 박막 위에 배치되되, 상호 채널 길이만큼 격리되도록 배치된 소스 전극 및 드레인 전극; 상기 소스 전극 및 드레인 전극과 상기 절연체 VO2 박막 위에 배치되는 유전체막; 및 상기 유전체막에 일정 전압을 인가할 수 있는 게이트 전극을 포함하는 것을 특징으로 하는 전계 효과 트랜지스터
|
2 |
2
제1항에 있어서, 상기 VO2 박막은 실리콘 기판, 실리콘 온 인슐레이터(SOI) 기판 또는 사파이어 기판 위에 배치되는 것을 특징으로 하는 전계 효과 트랜지스터
|
3 |
3
제1항에 있어서, 상기 유전체막은 Ba1-xSrxTiO3(0??x??0
|
4 |
4
제1항에 있어서, 상기 소스 전극, 드레인 전극 및 게이트 전극은 Au/Cr 전극인 것을 특징으로 하는 전계 효과 트랜지스터
|
5 |
5
기판 위에 VO2 박막을 형성하는 단계; 상기 VO2 박막의 양쪽면과 상부 일부를 덮는 소스 전극 및 드레인 전극을 형성하는 단계; 상기 기판, 소스 전극, 드레인 전극 및 VO2 박막 위에 유전체막을 형성하는 단계; 상기 유전체막 위에 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
6 |
6
제5항에 있어서, 상기 기판으로는 실리콘 단결정 기판, 실리콘 온 인슐레이터(SOI) 기판 또는 사파이어 기판을 사용하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
7 |
7
제5항에 있어서, 상기 VO2 박막을 수 ㎛2의 면적을 갖도록 패터닝하는 단계를 더 포함하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
8 |
8
제7항에 있어서, 상기 패터닝은 포토리소그라피 및 RF-이온 밀링 식각법을 사용하여 수행하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|
9 |
9
제5항에 있어서, 상기 소스 전극, 드레인 전극 및 게이트 전극은 리프트-오프 공정을 사용하여 형성하는 것을 특징으로 하는 전계 효과 트랜지스터의 제조 방법
|