| 1 |
1
전자를 방출하기 위한 전계 에미터가 형성된 캐소드;상기 전계 에미터에서 방출된 전자를 흡수하는 형광체가 형성된 아노드; 및스캔 신호에 따라 전류원에 연결되는 소스와,하이 인에이블 데이터 신호를 입력받기 위한 게이트와,상기 캐소드에 연결되는 드레인을 구비하는 박막 트랜지스터부;를 포함하는 전계 방출 픽셀
|
| 2 |
2
제1항에 있어서, 상기 캐소드의 전계 방출을 유발하기 위해 상기 캐소드와 아노드 사이에 전계 방출 전위를 형성하는 전계 방출 게이트를 더 포함하는 것을 특징으로 하는 전계 방출 픽셀
|
| 3 |
3
제1항에 있어서, 상기 박막 트랜지스터부는,게이트에 동일한 신호가 인가되는 직렬 연결된 2개 이상의 트랜지스터인 것을 특징으로 하는 전계 방출 픽셀
|
| 4 |
4
제3항에 있어서, 상기 직렬 연결된 2개 이상의 트랜지스터 중 캐소드와 연결되는 트랜지스터는, 25V 이상의 드레인 전압에도 견딜 수 있는 고전압 트랜지스터인 것을 특징으로 하는 전계 방출 픽셀
|
| 5 |
5
제4항에 있어서, 상기 직렬 연결된 2개 이상의 트랜지스터 중 캐소드와 연결되는 트랜지스터는, 게이트와 드레인이 서로 수직적으로 중첩되지 않는 오프셋 길이를 갖는 것을 특징으로 하는 전계 방출 픽셀
|
| 6 |
6
제1항에 있어서, 상기 캐소드는, 2개 이상의 전계 에미터들을 포함하며,상기 박막 트랜지스터부는,게이트에 동일한 신호가 인가되고, 소스에 동일한 신호가 인가되며, 드레인이 상기 전계 에미터에 하나씩 연결되는 2개 이상의 트랜지스터를 포함하는 것을 특징으로 하는 전계 방출 픽셀
|
| 7 |
7
제6항에 있어서, 상기 2개 이상의 전계 에미터 전체를 덮는 단일판으로 형성되며, 상기 캐소드의 전계 방출을 유발하기 위해 상기 캐소드와 아노드 사이에 기준 전위를 형성하는 전계 방출 게이트를 더 포함하는 것을 특징으로 하는 전계 방출 픽셀
|
| 8 |
8
제6항에 있어서, 상기 2개 이상의 전계 에미터마다 하나씩 형성되며, 상기 전계 에미터의 전계 방출을 유발하기 위해 상기 캐소드와 아노드 사이에 전계 방출 전위를 형성하는 전계 방출 게이트를 더 포함하는 것을 특징으로 하는 전계 방출 픽셀
|
| 9 |
9
제1항에 있어서, 상기 박막 트랜지스터의 활성층은 비정질 실리콘, 마이크로 결정 실리콘, 다결정 실리콘, ZnO와 같은 넓은 밴드갭을 갖는 반도체, 또는 유기 반도체로 이루어지는 것을 특징으로 하는 전계 방출 픽셀
|
| 10 |
10
제1항 내지 제9항 중 어느 한 항에 있어서,상기 캐소드는 다이아몬드, 다이아몬드상 카본, 카본 나노튜브, 카본 나노파이버 등의 카본 물질로 이루어지는 것을 특징으로 하는 전계 방출 픽셀
|
| 11 |
11
형광체의 음극 발광이 발생하는 발광 소자부와상기 발광 소자부를 구동하기 위한 박막 트랜지스터부를 포함하는 다수개의 단위 픽셀;상기 각 단위 픽셀에 스캔 신호를 인가하기 위한 전류 소스; 및상기 각 단위 픽셀에 데이터 신호를 인가하기 위한 전압 소스를 포함하는 전계 방출 디스플레이
|
| 12 |
12
제11항에 있어서, 상기 단위 픽셀은, 상기 제1항 내지 제9항 중 어느 한 항의 전계 방출 픽셀인 것을 특징으로 하는 전계 방출 디스플레이
|
| 13 |
13
삭제
|
| 14 |
14
제11항에 있어서,상기 전압 소스는 데이터 신호의 펄스 폭을 변화시켜 계조(gradient) 표현을 수행하는 것을 특징으로 하는 전계 방출 디스플레이
|
| 15 |
15
제11항에 있어서,상기 전압 소스는 데이터 신호의 펄스 크기(amplitude)를 변화시켜 계조(gradient) 표현을 수행하는 것을 특징으로 하는 전계 방출 디스플레이
|
