다수의 채널 엘리먼트 접속 모듈(111)과, 상기 다수의 채널 엘리먼트 접속모듈(111)에 연결되는 패킷 제어모듈(112)과, 상기 패킷 제어모듈(112)에 접속되는 패킷 처리 모듈(113)과, 상기 패킷 처리 모듈(113)과 패킷 제어모듈(112)에 연결되는 프로세서 모듈(114)을 구비하는 기지국 제어장치 및 채널 엘리먼트 패킷 인터페이스부(BPCI)(11), 상기 패킷 제어 모듈(112)에 연결되는 클럭 발생 및 분배 모듈(126)과, 상기 클럭 발생 모듈(126)에 연결되고 외부의 T1/E1과 접속되는 트렁크 접속모듈(121)과, 상기 클럭 발생 및 분배 모듈(126)과 트렁크 접속모듈(121)에 연결되는 패킷 제어 모듈(122)과, 상기 패킷 제어 모듈(122)과 상기 BPCI(11)와 백플레인으로 연결되는 패킷 처리모듈(123)과, 상기 클럭발생 및 분배모듈(126)과 상기 패킷 처리 모듈(123)에 연결되는 프로세서모듈(124)과, 상기 프로세서 모듈(124)에 접속되는 모니터 접속모듈(125)를 구비하는 다중 패킷 CIS 인터페이스부(MPCI)(12)를 포함하는 하드웨어에 적용되는 패킷 처리 방법에 있어서, 패킷 처리 방향을 결정하는 제1단계; 교환기쪽에서 먼저 통화 초기화를 시도하면 T1/E1비율로 들어오는 벌크 데이터(bulk data)를 MPCI의 프로세서는 MPCI측 HDLC로부터 수신되는 4Byte단위로 인터럽터 신호를 받아 수신되는 프레임의 바이트수와 프레임수를 카운트하면서 DMA(Direct Memory Access)로 MPCI의 기억장치(RAM)내의 지정영역에 블럭 전송하는 제2단계; 프로세서는 프레임 카운터를 보면서 1개이상의 프레임의 입력되어 있으면 즉시 주소(Address)를 해석(decoding)하여 해당 BCPI의 외부 선입선출기억장치(FIFO:First-In-First-Out)로 블럭전송하고 BCPI의 프로세서는 수신용 FIFO(Rx FIFO)의 상태(status)를 체크하여 풀 엠티(Full Empty)가 아니면 프레임단이로 데이타를 읽어와 주소를 해석하여 해당 채널엘리먼트로 프레임을 패킷 제어기(HDLI Controller)를 통하여 전송하는 제3단계; 무선이동국이 먼저 통화 초기화를 시도하면 4Byte단위로 수신하는데 수신 FIFO에 4Byte가 입력되면 인터럽트신호를 프로세서로 주고 프로세서는 즉시 DMA(Direct Memory Access)에 의해 각 채널 엘리먼트에 대하여 할당된 44Byte의 기억장치 버퍼(RAM Buffer)에 블럭 전송하는 제4단계; 한 프레임이 램에 쌓이면 Tx용 외부 FIFO에 블럭 전송하고 후 MPCO로 인터럽트신호를 주어 MPCI의 프로세서는 BCPI에서 오는 인터럽트신호를 받아 해당 BCPI의 Tx FIFO에서 44Byte씩 프레임 데이타를 읽어와 바로 MPCI측 패킷제어모듈과 트렁크 접속모듈을 거쳐 T1/E1비율 전송로를 출력하는 제5단계; 를 포함하는 이루어지는 것을 특징으로 하는 기지국 패킷 라우터 장치 내부에서의 패킷처리방법

개시 플래그(Operation Flag)(211)는 1바이트로 할당되어 전송시스템간의 동기와 패킷의 구분자 역할을 하고, 목적지 주소(Destination Address)(212)는 2Byte가 할당되며, 정보 필드(Information Field)(213)는 38Byte로 할당되어 기지국 시스템의 CDMA기술에서 요구되는 정보를 포함하고, FCS필드(214)는 2Byte로 할당되어 패킷의 에러제어를 담당하고, 종료 플래그(Closing Flag)(215)는 1바이트로 할당되어 전송시스템간의 동기와 패킷의 구분자 역할을 한 것을 특징으로 하는 패킷 프레임 구조

제2항에 있어서, 상기 목적지 주소(310는, 1Byte는 CDMA디지틀 이동통신 시스템의 서브시스템을 식별할 수 있는 노드 어드레스(311)로 나머지 1Byte는 서브 시스템내의 유니트들을 식별할 수 있는 인터노드 어드레스(Internode Address)(312)로 정의한 것을 특징으로 하는 패킷 프레임 구조