| 1 |
1
네트워크에서 패킷을 처리하는 프로세서;상기 네트워크에서 패킷 매칭을 위한 테이블을 보유하는 메모리; 및상기 프로세서 및 상기 메모리의 서로 상이한 인터페이스를 중재하여 상기 프로세서 및 상기 메모리 간의 통신가능한 인터페이스를 제공하는 게이트 어레이;를 포함하는 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 2 |
2
제 1 항에 있어서, 상기 프로세서는주문형 반도체(Application Specific Integrated Chip), 네트워크 처리 유닛(Network Processor Unit), 멀티코어 프로세서(Multi-core Processor), 메니-코어 프로세서(Many-Core Processor) 중 어느 하나에 해당하며,사전에 정의하여 구현된 인터페이스을 사용하는 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 3 |
3
제 1 항에 있어서, 상기 메모리는 또는 3계층 스위치에서 IP 주소 검색의 을 저장하는 터너리 캠(Ternary Content Addressable Memory)인 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 4 |
4
제 1 항에 있어서, 상기 게이트 어레이는프로그래밍에 의해 상기 프로세서와 상기 메모리 간의 인터페이스를 제공하는 현장 프로그래머블 게이트 어레이(Field Programmable Gate Array)인 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 5 |
5
제 1 항에 있어서, 상기 게이트 어레이는상기 프로세서의 인터페이스 및 상기 메모리의 인터페이스를 통한 신호를 송수신하여 처리하고, 상기 프로세서의 명령에 따라 상기 메모리를 제어하는 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 6 |
6
제 1 항에 있어서,상기 프로세서와 연결되어, 외부로부터 수신되는 패킷을 수신하거나 상기 프로세서에서 처리된 패킷을 외부로 송신하는 트래픽 인터페이스;를 더 포함하는 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 7 |
7
제 6 항에 있어서, 트래픽 량을 포함하는 네트워크의 특성에 따라 상기 트래픽 인터페이스를 하나 이상 포함하는 상이한 인터페이스를 중재하는 패킷처리 장치
|
| 8 |
8
네트워크 장치 상에서 프로세서 및 메모리의 서로 상이한 인터페이스를 중재하여 통신가능한 인터페이스를 제공하는 게이트 어레이를 통한 패킷처리 방법에 있어서,외부로부터 패킷을 입력받는 단계;상기 패킷에 대한 MAC 어드레스 매칭을 수행하는 단계;상기 매칭 결과, 상기 패킷에 대한 만족하는 MAC 어드레스가 존재하지 않는 경우 상기 패킷을 파싱하는 단계;상기 패킷의 헤더필드를 이용하여 검색키(search key)를 생성하여 상기 메모리를 검색하는 단계;상기 메모리에서 반환하는 인덱스(Rule Index)를 이용하여 상기 메모리 상의 테이블을 룩업하는 단계; 및상기 룩업된 메모리 값에 따라 상기 패킷을 처리하는 단계;를 포함하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
| 9 |
9
제 8 항에 있어서,상기 매칭 결과, 상기 패킷에 대한 만족하는 MAC 어드레스가 존재하는 경우 상기 MAC 어드레스에 대한 기설정된 대응행위에 따라 상기 패킷을 처리하는 단계;를 더 포함하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
| 10 |
10
제 8 항에 있어서, 상기 메모리에서 반환하는 인덱스(Rule Index)가 존재하지 않는 경우, 상기 패킷에 대해 유출 패킷 처리(Egress Packet Control)를 수행하는 단계;를 더 포함하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
| 11 |
11
제 8 항에 있어서, 상기 패킷을 처리하는 단계는상기 룩업된 메모리 값에 따라,상기 패킷을 폐기(discard) 또는 리다이렉트(redirect), 상기 메모리에 저장하거나, 상기 패킷에 대해 유출 패킷 처리(Egress Packet Control)를 수행하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
| 12 |
12
네트워크 장치 상에서 네트워크 처리 유닛(Network Processor Unit) 및 터너리 캠(Ternary Content Addressable Memory)의 서로 상이한 인터페이스를 중재하여 통신가능한 인터페이스를 제공하는 현장 프로그래머블 게이트 어레이(Field Programmable Gate Array)를 통한 패킷처리 방법에 있어서,상기 네트워크 처리 유닛(NPU)로부터 전달받은 패킷의 MAC 어드레스와 데이터에 대한 명령을 특정 포맷을 기초로 해석하여 상기 현장 프로그래머블 게이트 어레이(FPGA)의 명령큐(Instruction Queue)에 저장하는 단계;상기 명령큐에 저장된 명령을 상기 명령이 지시하는 목적에 따라 상기 현장 프로그래머블 게이트 어레이(FPGA)의 신호중재블록(signal bridging block) 또는 터너리 캠(TCAM) 인터페이스로 전달하는 단계;상기 명령이 상기 신호중재블록에 전달된 경우, 상기 신호중재블록 내의 특정 레지스트리 값을 반환받아 상기 현장 프로그래머블 게이트 어레이(FPGA)의 결과큐(Result Queue)에 저장하는 단계;상기 명령이 상기 터너리 캠 인터페이스로 전달된 경우, 상기 명령을 상기 터너리 캠 명령으로 변환하여 상기 터너리 캠에 접속하여 상기 명령에 대한 레지스트리 값, 데이터 값 또는 비교검색 값을 반환받아 상기 현장 프로그래머블 게이트 어레이(FPGA)의 결과큐(Result Queue)에 저장하는 단계; 및상기 결과큐에 저장된 값을 상기 네트워크 처리 유닛(NPU)으로 전달하는 단계;를 포함하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
| 13 |
13
제 12 항에 있어서,상기 네트워크 처리 유닛(NPU)으로부터 패킷을 전달받거나 상기 결과큐에 저장된 값을 상기 네트워크 처리 유닛(NPU)으로 전달할 경우, 상기 현장 프로그래머블 게이트 어레이(FPGA)의 인터페이스를 통하여 기설정된 포맷으로 변환하는 단계;를 더 포함하는 상이한 인터페이스를 중재하는 패킷처리 방법
|
