맞춤기술찾기

이전대상기술

아날로그 디지털 변환기

  • 기술번호 : KST2015089159
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 아날로그 디지털 변환기에 관한 것이다. 본 발명의 실시 예에 따른 아날로그 디지털 변환기는 레벨 전압을 생성하는 커패시터 어레이, 상기 레벨 전압을 이용하여 비교 신호를 출력하는 비교기 및 상기 비교 신호를 기초로 아날로그 신호의 디지털 비트들을 결정하는 논리회로를 포함하며, 상기 논리회로는 상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 수행되는 동안에, 상기 아날로그 신호의 디지털 비트들 중 적어도 하나의 디지털 비트를 결정한다. 본 발명의 실시 예에 따른 아날로그 디지털 변환기는 샘플링 동작이 수행되는 동안에 아날로그 디지털 변환 동작을 수행함으로써, 디지털 변환에 소요되는 시간을 단축할 수 있다.
Int. CL H03M 1/38 (2006.01) H03M 1/12 (2006.01)
CPC H03M 1/12(2013.01) H03M 1/12(2013.01) H03M 1/12(2013.01) H03M 1/12(2013.01)
출원번호/일자 1020100127115 (2010.12.13)
출원인 한국전자통신연구원
등록번호/일자
공개번호/일자 10-2012-0065806 (2012.06.21) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 취하
심사진행상태 취하
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2015.10.26)
심사청구항수 13

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 전영득 대한민국 대전광역시 중구
2 조영균 대한민국 대전광역시 유성구
3 남재원 대한민국 대전광역시 서구
4 권종기 대한민국 대전광역시 서구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 고려 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2010.12.13 취하 (Withdrawal) 1-1-2010-0820063-15
2 [대리인선임]대리인(대표자)에 관한 신고서
[Appointment of Agent] Report on Agent (Representative)
2015.01.14 수리 (Accepted) 1-1-2015-0036837-96
3 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
4 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2015.10.26 수리 (Accepted) 1-1-2015-1037865-66
5 [특허 등 절차 취하]취하(포기)서
[Withdrawal of Procedure such as Patent, etc.] Request for Withdrawal (Abandonment)
2016.04.12 수리 (Accepted) 1-1-2016-0351146-45
6 수수료 반환 안내서
Notification of Return of Official Fee
2016.04.18 발송처리완료 (Completion of Transmission) 1-5-2016-0057146-19
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
레벨 전압을 생성하는 커패시터 어레이;상기 레벨 전압을 비교하여 비교 신호를 출력하는 비교기; 및상기 비교 신호를 기초로 아날로그 신호의 디지털 비트들을 결정하는 논리회로를 포함하며,상기 논리회로는 상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 수행되는 동안에, 상기 아날로그 신호의 디지털 비트들 중 적어도 하나의 디지털 비트를 결정하는 아날로그 디지털 변환기
2 2
제 1 항에 있어서,상기 비교기와 상기 아날로그 신호의 입력 노드 사이에 연결된 연결회로를 더 포함하며, 상기 연결회로는 상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 수행되는 동안에 턴 온 되는 아날로그 디지털 변환기
3 3
제 1 항에 있어서,상기 비교기와 상기 아날로그 신호의 입력 노드 사이에 연결된 제 1 연결회로; 및상기 비교기와 상기 커패시터 어레이 사이에 연결된 제 2 연결회로를 더 포함하며,상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 수행되는 동안에 상기 제 1 연결회로는 턴 온 되고 상기 제 2 연결회로는 턴 오프 되는 아날로그 디지털 변환기
4 4
제 3 항에 있어서,상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 완료된 후, 상기 제 1 연결회로는 턴 오프 되고 상기 제 2 연결회로는 턴 온 되는 아날로그 디지털 변환기
5 5
제 1 항에 있어서,상기 아날로그 신호의 입력 노드와 상기 논리회로 사이에 연결된 서브 아날로그 디지털 변환회로를 더 포함하며,상기 서브 아날로그 디지털 변환회로는 상기 커패시터 어레이에서 상기 아날로그 신호의 샘플링 동작이 수행되는 동안에 상기 아날로그 신호의 디지털 비트들 중 적어도 하나의 비트를 결정하는 아날로그 디지털 변환기
6 6
제 5 항에 있어서,상기 서브 아날로그 디지털 변환회로는 플래시 아날로그 디지털 변환기로 구현되는 것을 특징으로 하는 아날로그 디지털 변환기
7 7
제 1 항에 있어서,상기 커패시터 어레이는상기 아날로그 신호를 샘플링하는 복수의 커패시터들; 및상기 복수의 커패시터들에 연결된 복수의 스위치들을 포함하며,상기 샘플링 동작이 완료된 후에, 상기 복수의 스위치들은 상기 복수의 커패시터들을 제 1 및 제 2 기준 전압의 입력 노드에 선택적으로 연결함으로써 상기 레벨 전압을 생성하는 아날로그 디지털 변환기
8 8
아날로그 입력 신호를 소정 비트의 디지털 신호로 변환하는 제 1 연속 근사 아날로그 디지털 변환부; 및상기 제 1 연속 근사 아날로그 디지털 변환부의 잔류전압을 소정 비트의 디지털 신호로 변환하는 제 2 연속 근사 아날로그 디지털 변환부를 포함하며,상기 제 1 연속 근사 아날로그 디지털 변환부는 상기 아날로그 입력 신호의 샘플링 동작이 수행되는 동안에 상기 아날로그 입력 신호를 디지털 신호로 변환하고, 상기 제 2 연속 근사 아날로그 디지털 변환부는 상기 잔류접압의 샘플링 동작이 수행되는 동안에 상기 잔류전압을 디지털 신호로 변환하는 아날로그 디지털 변환기
9 9
제 8 항에 있어서,상기 제 1 및 제 2 연속 근사 아날로그 디지털 변환부는 샘플링 동작이 수행되는 동안에 아날로그 디지털 변환 동작을 지원하는 서브 아날로그 디지털 변환 경로 및 샘플링 동작이 수행된 후에 아날로그 디지털 변환 동작을 지원하는 메인 아날로그 디지털 변환 경로를 각각 생성하는 아날로그 디지털 변환기
10 10
제 9 항에 있어서,샘플링 동작이 수행되는 동안에, 상기 제 1 및 제 2 연속 근사 아날로그 디지털 변환부의 상기 메인 아날로그 디지털 변환 경로는 차단되는 아날로그 디지털 변환기
11 11
제 10 항에 있어서,샘플링 동작이 완료된 후에, 상기 제 1 및 제 2 연속 근사 아날로그 디지털 변환부의 상기 서브 아날로그 디지털 변환 경로는 차단되는 아날로그 디지털 변환기
12 12
제 8 항에 있어서,상기 제 1 및 제 2 연속 근사 아날로그 디지털 변환부는 각각 비교기를 이용하여 샘플링 동작이 수행되는 동안에 아날로그 디지털 변환 동작을 수행하는 아날로그 디지털 변환기
13 13
제 8 항에 있어서,상기 제 1 및 제 2 연속 근사 아날로그 디지털 변환부는 각각 플래시 아날로그 디지털 변환기를 이용하여 샘플링 동작이 수행되는 동안에 아날로그 디지털 변환 동작을 수행하는 아날로그 디지털 변환기
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US08531328 US 미국 FAMILY
2 US20120146830 US 미국 FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 US2012146830 US 미국 DOCDBFAMILY
2 US8531328 US 미국 DOCDBFAMILY
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국전자통신연구원 IT성장동력기술개발 45nm급 혼성 SoC용 아날로그 회로