1 |
1
요구 신호와, 상기 요구 신호의 천이 시점에 의해 '0'의 이진값 및 '1'의 이진값으로 구분되는 비 복귀 제로(Non-Return-to-Zero; NRZ) 형식의 데이터 신호를 생성하는 데이터 송신기;상기 요구 신호와 상기 데이터 신호를 수신하고, 상기 '0'의 이진값을 나타내는 로우 상태와, 상기 '1'의 이진값을 나타내는 하이 상태와, 이전의 이진값과 동일한 현재의 이진값을 나타내는 미들 상태를 소정의 상태 신호에 할당하여 생성된 유한 상태 머신(Finite State Machine)을 이용하여, 상기 수신한 요구 신호와 상기 데이터 신호를 연산하여, 상기 '0'의 이진값, 상기 '1'의 이진값 및 이전의 이진값과 동일한 현재의 이진값을 서로 다른 전류 레벨로 각각 변환하는 인코더;상기 '0'의 이진값을 나타내는 로우 상태와, 상기 '1'의 이진값을 나타내는 하이 상태와, 이전의 이진값과 동일한 현재의 이진값을 나타내는 미들 상태 중 하나인 현재 상태에 대응하는 상태 신호, 상기 요구 신호, 상기 데이터 신호 및 데이터 수신 장치에서 복원된 요구 신호와 복원된 데이터 신호에 응답하여 송신된 응답 신호에 기반하여, 충전 펄스 신호 또는 방전 펄스 신호를 생성하는 전류 가감 예측기; 및상기 충전 펄스 신호 또는 방전 펄스 신호를 수신하여 미리 충전 또는 방전하여 상기 인코더에 포함된 전류 발생기에서 발생하는 전류를 제어하는 전류 가감기를 포함하고,상기 인코더는상기 데이터 신호와 상기 요구 신호를 이용하여, 상기 현재 상태에 대응하는 상기 상태 신호를 출력하는 데이터 상태 머신; 및상기 현재 상태에 대응하는 상태 신호에 따라 제1 내지 제3 전류 레벨 중 어느 하나를 출력하는 전류 발생기를 포함하는 것을 특징으로 하는 데이터 송신 장치
|
2 |
2
청구항 1에 있어서,상기 서로 다른 전류 레벨은 제1 전류 레벨, 상기 제1 전류 레벨보다 낮은 제2 전류 레벨 및 상기 제1 전류 레벨보다 작고, 상기 제2 전류 레벨보다 큰 제3 전류 레벨을 포함하고,상기 인코더는 상기 '1'의 이진값을 전송하는 경우, 상기 제1 전류 레벨을 출력하고, 상기 '0'의 이진값을 전송하는 경우, 상기 제1 전류 레벨보다 작은 제2 전류 레벨을 출력하고, 상기 이전의 이진값과 동일한 상기 현재의 이진값의 데이터 신호를 전송하는 경우, 상기 제1 전류 레벨보다 작고, 상기 제2 전류 레벨보다 큰 제3 전류 레벨을 출력하는 것을 특징으로 하는 데이터 송신 장치
|
3 |
3
삭제
|
4 |
4
청구항 1에 있어서,상기 데이터 상태 머신은,상기 요구 신호의 천이 시점에 따라 상기 데이터 신호 및 제1 플립 플롭의 반전 출력 신호를 앤드(AND) 연산한 결과를 샘플링하여 상기 현재 상태에 대응하는 상태 신호 중 제1 상태 신호를 출력하는 제1 플립 플롭;상기 요구 신호의 천이 시점에 따라 상기 데이터 신호 및 제2 플립 플롭의 반전 출력 신호를 오아(OR) 연산한 결과를 샘플링하여 상기 현재 상태에 대응하는 상태 신호 중 제2 상태 신호를 출력하는 제2 플립 플롭;상기 데이터 신호 및 상기 제1 플립 플롭의 반전 출력 신호를 AND 연산하는 제1 AND 게이트; 및상기 데이터 신호 및 상기 제2 플립 플롭의 반전 출력 신호를 OR 연산하는 제1 OR 게이트를 포함하는 것을 특징으로 하는 데이터 송신 장치
|
5 |
5
청구항 4에 있어서,상기 제1 및 제2 플립 플롭은 상기 요구 신호의 상승 에지와 하강 에지에서 상기 데이터 신호 및 상기 제1 플립 플롭의 반전 출력 신호를 AND 연산한 결과와 상기 데이터 신호 및 상기 제2 플립 플롭의 반전 출력 신호를 OR 연산한 결과를 각각 샘플링하는 듀얼 에지 트리거링 방식에 의해 동작하는 것을 특징으로 하는 데이터 송신 장치
|
6 |
6
청구항 1에 있어서,상기 전류 발생기는,정전류를 생성하는 인코더용 전류원;상기 생성된 정전류를 이용하여 상기 제3 전류 레벨을 생성하는 인코더용 전류 미러 회로; 및상기 현재 상태에 대응하는 상태 신호에 따라 상기 제1 내지 제3 전류 레벨 중 어느 하나를 선택적으로 출력하는 출력 회로를 포함하되,상기 제1 전류 레벨은 상기 제3 전류 레벨의 2배인 것을 특징으로 하는 데이터 송신 장치
|
7 |
7
청구항 6에 있어서,상기 출력 회로는,상기 현재 상태에 대응하는 상태 신호 중 제1 상태 신호가 인가되는 게이트, 상기 제2 전류 레벨이 인가되는 드레인 및 상기 제2 전류 레벨을 출력하는 출력단자와 연결되는 소스를 구비한 제1 NMOS 트랜지스터; 및상기 현재 상태에 대응하는 상태 신호 중 제2 상태 신호가 인가되는 게이트, 상기 제2 전류 레벨이 인가되는 드레인 및 상기 제2 전류 레벨을 출력하는 출력단자와 연결되는 소스를 구비한 제2 NMOS 트랜지스터를 포함하는 것을 특징으로 하는 데이터 송신 장치
|
8 |
8
삭제
|
9 |
9
청구항 1에 있어서,상기 전류 가감 예측기는,상기 미들 상태에서 상기 '1'의 이진값을 수신하면 상기 충전 펄스 신호를 생성하는 제1 충전 예측기;상기 로우 상태에서 상기 응답 신호를 수신하면 상기 충전 펄스 신호를 생성하는 제2 충전 예측기;상기 미들 상태에서 상기 '0'의 이진값을 수신하면 상기 방전 펄스 신호를 생성하는 제1 방전 예측기; 및상기 하이 상태에서 상기 응답 신호를 수신하면 상기 방전 펄스 신호를 생성하는 제2 방전 예측기를 포함하는 것을 특징으로 하는 데이터 송신 장치
|
10 |
10
청구항 1에 있어서,상기 전류 가감기는 상기 전류 발생기에서 발생하는 전류보다는 낮은 레벨의 전류로 충전 또는 방전하는 것을 특징으로 하는 데이터 송신 장치
|
11 |
11
'0'의 이진값을 나타내는 로우 상태와, '1'의 이진값을 나타내는 하이 상태와, 이전의 이진값과 동일한 현재의 이진값을 나타내는 미들 상태를 소정의 상태 신호에 할당하여 생성된 유한 상태 머신(Finite State Machine)을 이용하여 인코딩된 입력 전류 신호를 수신하고, 내부에서 생성된 기준 전류를 이용하여 상기 3가지 논리 상태에 대응하는 전압 값을 생성하고, 상기 생성된 전압 값에 따라 요구 신호와 데이터 신호를 복원하는 디코더; 및상기 복원된 요구 신호와 상기 복원된 데이터 신호에 응답하여 응답 신호를 송신측에 전송하는 데이터 수신기를 포함하고,상기 디코더는,내부에서 생성된 기준 전류의 전류 레벨과 상기 수신된 입력 전류 신호의 전류 레벨을 차분하고, 상기 차분된 전류 레벨에 대응하는 제1 및 제2 논리 전압을 출력하는 전류 검출기;상기 제1 및 제2 논리 전압을 이용하여 주기적인 템프 요구 신호를 생성하고, 상기 템프 요구 신호를 지연시키고, 상기 지연된 템프 요구 신호의 상승 시점마다 논리 레벨이 변하는 상기 요구 신호를 생성하는 요구 신호 복원기; 및상기 제1 및 제2 논리 전압에 대하여 제1 연산을 수행하여 세트(set) 신호를 생성하고, 상기 제1 및 제2 논리 전압에 대하여 제2 연산을 수행하여 리셋(reset) 신호를 생성하여, 상기 생성된 세트 신호 및 리셋 신호를 RS 래치에 인가하여 상기 데이터 신호를 생성하는 데이터 신호 복원기를 포함하고,상기 제1 연산은 상기 제1 논리 전압의 반전된 신호 및 상기 제2 논리 전압의 반전된 신호에 대하여 수행되는 AND 연산을 포함하고,상기 제2 연산은 상기 제1 논리 전압 및 상기 제2 논리 전압에 대하여 수행되는 AND 연산을 포함하는 것을 특징으로 하는 데이터 수신 장치
|
12 |
12
청구항 11에 있어서,상기 복원된 데이터 신호는 상기 복원된 요구 신호의 천이 시점에 의해 '0'의 이진값 및 '1'의 이진값으로 구분되는 비 복귀 제로(Non-Return-to-Zero; NRZ) 형식인 것을 특징으로 하는 데이터 수신 장치
|
13 |
13
청구항 11에 있어서,상기 입력 전류 신호는 상기 하이 상태에 대응하는 제1 전류 레벨, 상기 로우 상태에 대응하는 제2 전류 레벨 및 상기 미들 상태에 대응하는 제3 전류 레벨 중 어느 하나의 전류 레벨로 이루어지고,상기 제2 전류 레벨은 상기 제1 전류 레벨보다 낮고, 상기 제3 전류 레벨은 상기 제1 전류 레벨보다 낮고, 상기 제2 전류 레벨보다 큰 것을 특징으로 하는 데이터 수신 장치
|
14 |
14
삭제
|
15 |
15
청구항 11에 있어서,상기 요구 신호 복원기는,상기 제1 논리 전압과, 소정 시간만큼 지연된 상기 제1 논리 전압을 XOR (exclusive-OR) 연산하는 제1 XOR 게이트;상기 제2 논리 전압과, 상기 소정 시간만큼 지연된 상기 제2 논리 전압을 XOR 연산하는 제2 XOR 게이트;상기 제1 XOR 게이트의 출력값과, 상기 제2 XOR 게이트의 출력값을 오아(OR)연산하여 상기 템프 요구 신호를 출력하는 제2 OR 게이트;상기 템프 요구 신호를 지연시키는 지연기; 및상기 지연된 템프 요구 신호의 상승 시점마다 논리 레벨이 변하는 상기 요구 신호를 생성하는 T-플립 플롭을 포함하는 것을 특징으로 하는 데이터 수신장치
|
16 |
16
삭제
|
17 |
17
요구 신호와, 상기 요구 신호의 천이 시점에 의해 '0'의 이진값 및 '1'의 이진값으로 구분되는 비 복귀 제로(Non-Return-to-Zero; NRZ) 형식의 데이터 신호를 수신하는 단계;상기 '0'의 이진값을 나타내는 로우 상태와, 상기 '1'의 이진값을 나타내는 하이 상태와, 이전의 이진값과 동일한 현재의 이진값을 나타내는 미들 상태를 소정의 상태 신호에 할당하여 생성된 유한 상태 머신(Finite State Machine)을 이용하여, 상기 수신한 요구 신호와 상기 데이터 신호를 연산하여, 연산된 결과치에 따라 상기 '1'의 이진값을 제1 전류 레벨로 코딩하고, 상기 '0'의 이진값을 상기 제1 전류 레벨보다 낮은 제2 전류 레벨로 코딩하고, 이전의 이진값과 동일한 현재의 이진값을 상기 제1 전류 레벨보다 낮고, 상기 제2 전류 레벨보다 높은 제3 전류 레벨로 코딩하는 단계;상기 코딩된 제1 내지 제3 전류 레벨 중 어느 하나의 전류 레벨을 수신하는 단계;상기 수신된 어느 하나의 전류 레벨을 검출하고, 검출된 전류 레벨에 따라 제1 및 제2 논리 전압을 생성하는 단계; 및상기 제1 및 제2 논리 전압을 연산하여 상기 데이터 신호 및 상기 요구 신호를 복원하는 단계를 포함하고,상기 코딩하는 단계는상기 요구 신호, 상기 데이터 신호, 상기 상태 신호 및 상기 복원된 요구 신호와 복원된 데이터 신호에 응답하여 송신된 응답 신호에 기반하여, 충전 펄스 신호 또는 방전 펄스 신호를 생성하는 단계; 및상기 충전 펄스 신호 또는 방전 펄스 신호를 수신하여 미리 충전 또는 방전하여 전류를 제어하는 단계를 포함하고,상기 복원하는 단계는상기 제1 논리 전압의 반전된 신호 및 상기 제2 논리 전압의 반전된 신호에 대하여 수행되는 AND 연산을 포함하는 제1 연산을 수행하여 세트(set) 신호를 생성하는 단계; 및상기 제1 논리 전압 및 상기 제2 논리 전압에 대하여 수행되는 AND 연산을 포함하는 제2 연산을 수행하여 리셋(reset) 신호를 생성하고, 상기 세트 신호 및 리셋 신호를 RS 래치에 인가하여 상기 데이터 신호를 생성하는 단계를 포함하는 것을 특징으로 하는 데이터 전송 방법
|
18 |
18
청구항 17에 있어서,상기 어느 하나의 전류 레벨은 2-위상 지연 무관 데이터 전송 방식에 따라 수신되는 것을 특징으로 하는 데이터 전송 방법
|