| 1 |
1
제 1 및 제 2 기준 전압을 출력하는 기준 전압 발생 회로;상기 제 1 및 제 2 기준 전압 및 아날로그 입력신호의 전압 크기를 감압하는 감압부;상기 감압된 제 1 및 제 2 기준 전압을 참조하여 상기 감압된 아날로그 입력신호를 제 1 디지털 신호로 변환하는 플래시 ADC; 및상기 제 1 디지털 신호와 상기 제 1 및 제 2 기준 전압을 참조하여 순차 접근 동작에 따라 상기 아날로그 입력신호를 제 2 디지털 신호로 변환하는 순차 접근 ADC를 포함하고,상기 감압부는 상기 아날로그 입력신호를 수신하고, 상기 수신된 아날로그 입력신호의 전압 크기를 제1 비율로 감압하는 이득 증폭기를 포함하고,상기 감압부는 상기 제1 및 제2 기준 전압의 전압 크기를 상기 제1 비율로 감압하는 아날로그 디지털 변환 장치
|
| 2 |
2
제 1 항에 있어서,상기 플래시 ADC는, 상기 감압된 제 1 및 제 2 기준 전압 사이의 적어도 하나의 전압 레벨과 상기 감압된 아날로그 신호의 전압 레벨을 비교하여 상기 제 1 디지털 신호의 값을 결정하는 아날로그 디지털 변환 장치
|
| 3 |
3
제 2 항에 있어서,상기 제 1 디지털 신호는 제 1 비트들로 구성되는 아날로그 디지털 변환 장치
|
| 4 |
4
제 1 항에 있어서,상기 순차 접근 ADC는, 상기 제 1 디지털 신호를 참조하여, 상기 제 1 및 제 2 기준 전압 사이의 적어도 하나의 전압 레벨을 제 3 기준 전압으로 생성하는 아날로그 디지털 변환 장치
|
| 5 |
5
제 4 항에 있어서,상기 순차 접근 ADC는 상기 제 3 기준 전압의 전압 레벨과 상기 아날로그 입력신호의 전압 레벨을 비교하여 상기 제 2 디지털 신호의 값을 결정하는 아날로그 디지털 변환 장치
|
| 6 |
6
제 5 항에 있어서,상기 순차 접근 ADC는, 상기 제 1 디지털 신호를 구성하는 제 1 비트들을 참조하여 제 2 비트들로 구성되는 상기 제 2 디지털 신호를 생성하는 아날로그 디지털 변환 장치
|
| 7 |
7
제 6 항에 있어서,상기 제 1 비트들은 상기 제 2 비트들보다 상위 비트들인 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 8 |
8
제 7 항에 있어서,상기 제 1 비트들과 상기 제 2 비트들을 수신하여 에러를 검출하는 디지털 정정회로를 더 포함하는 아날로그 디지털 변환 장치
|
| 9 |
9
제 8 항에 있어서,상기 디지털 정정회로는 최종 디지털 출력 신호를 생성하는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 10 |
10
제 1 항에 있어서,상기 순차 접근 ADC는 비동기식 순차 접근 방식으로 동작되는 것을 특징으로 하는 아날로그 디지털 변환 장치
|
| 11 |
11
아날로그 입력신호 및 기준 전압의 전압 크기를 감압하는 단계;상기 감압된 아날로그 입력신호 및 기준 전압을 참조하여 제 1 비트들로 구성된 제 1 디지털 신호를 플래시 ADC에 의해서 생성하는 단계;상기 제 1 비트들에 기반하여 제 2 비트들로 구성된 제 2 디지털 신호를 순차 접근 ADC에 의해서 생성하는 단계; 및상기 제 1 및 제 2 디지털 신호들을 디지털 정정 회로에 의해 최종 디지털 출력 신호로 발생하는 단계를 포함하고,상기 전압 크기를 감압하는 단계는,이득 증폭기를 이용하여 상기 아날로그 입력신호의 전압 크기를 제1 비율로 감압하는 단계; 및상기 기준 전압의 전압 크기를 상기 제1 비율로 감압하는 단계를 포함하는 아날로그 디지털 변환기의 동작 방법
|
| 12 |
12
제 11 항에 있어서,상기 전압 크기를 감압하는 단계에서, 이득 증폭기를 이용하여 상기 아날로그 입력신호의 전압 크기를 감압하고, 상기 기준 전압의 입력값을 조절함으로써 전압의 크기를 감압하는 아날로그 디지털 변환기의 동작 방법
|
| 13 |
13
제 12 항에 있어서, 상기 제 1 디지털 신호는 상기 제 2 디지털 신호보다 상위 비트들로 구성되는 아날로그 디지털 변환기의 동작 방법
|
| 14 |
14
제 11 항에 있어서,상기 디지털 정정 회로는 상기 제 1 및 제 2 디지털 신호들의 에러를 정정하여 상기 최종 디지털 출력 신호로 발생하는 아날로그 디지털 변환기의 동작 방법
|
