| 1 |
1
기판 상의 제 1 전극 및 제 2 전극;상기 제 1 전극 상에 제공되고, 제 1 반도체 패턴들 및 적어도 하나 이상의 제 1 장벽 패턴을 포함하는 제 1 레그;상기 제 2 전극 상에 제공되고, 제 2 반도체 패턴들 및 적어도 하나 이상의 제 2 장벽 패턴을 포함하는 제 2 레그; 및상기 제 1 레그 및 상기 제 2 레그 상에 제공되는 제 3 전극을 포함하고, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 제 1 금속간의 금속-반도체 화합물을 포함하고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 제 2 금속간의 금속-반도체 화합물을 포함하고,상기 제 2 금속의 일함수는 상기 제 1 금속의 일함수보다 큰 열전 소자
|
| 2 |
2
제 1 항에 있어서,상기 제 1 금속의 일함수는 상기 제 1 반도체 패턴들의 일함수보다 작고, 상기 제 2 금속의 일함수는 상기 제 2 반도체 패턴들의 일함수보다 큰 열전 소자
|
| 3 |
3
제 1 항에 있어서,상기 제 1 장벽 패턴의 전기 전도도는 상기 제 1 반도체 패턴들의 전기 전도도보다 크고, 상기 제 2 장벽 패턴의 전기 전도도는 상기 제 2 반도체 패턴들의 전기 전도도보다 큰 열전 소자
|
| 4 |
4
제 1 항에 있어서,상기 제 1 레그의 열 전도도는 상기 제 1 반도체 패턴들과 상기 제 1 장벽 패턴 사이의 계면에서 감소되고, 상기 제 2 레그의 열 전도도는 상기 제 2 반도체 패턴들과 상기 제 2 장벽 패턴 사이의 계면에서 감소되는 열전소자
|
| 5 |
5
제 1 항에 있어서,상기 제 1 장벽 패턴의 열전도도는 상기 제 1 반도체 패턴들의 열전도도 보다 낮고, 상기 제 2 장벽 패턴의 열전도도는 상기 제 2 반도체 패턴들의 열전도도 보다 낮은 열전 소자
|
| 6 |
6
제 1 항에 있어서, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들 사이에 제공되고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들 사이에 제공되는 열전 소자
|
| 7 |
7
제 6 항에 있어서, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 상기 제 1 전극 사이 및 상기 제 1 반도체 패턴들과 상기 제 3 전극 사이에 더 제공되고,상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 상기 제 2 전극 사이 및 상기 제 2 반도체 패턴들과 상기 제 3 전극 사이에 더 제공되는 열전 소자
|
| 8 |
8
제 1 항에 있어서, 상기 제 1 반도체 패턴들 및 상기 제 2 반도체 패턴들은 실리콘(Si) 또는 게르마늄(Ge)을 포함하는 열전 소자
|
| 9 |
9
제 1 항에 있어서, 상기 제 1 반도체 패턴들은 n형 반도체 패턴이고, 상기 제 2 반도체 패턴들은 p형 반도체 패턴인 열전 소자
|
| 10 |
10
제 1 항에 있어서, 상기 제 3 전극은 상기 제 1 레그 및 상기 제 2 레그와 공통적으로 연결되는 열전 소자
|
| 11 |
11
제 1 항에 있어서, 상기 제 1 장벽 패턴과 상기 제 2 장벽 패턴은 서로 다른 금속 원소를 포함하는 열전 소자
|
| 12 |
12
제 11 항에 있어서, 상기 제 1 장벽 패턴 내의 금속 원소는 Er(어븀), Sm(사마륨), Eu(유로피움), Ni(니켈), Co(코발트), 및 Ti(티타늄) 중 적어도 하나인 열전 소자
|
| 13 |
13
제 12 항에 있어서, 상기 제 2 장벽 패턴 내의 금속 원소는 Pt(백금), Ni(니켈), Co(코발트), 및 Ti(티타늄) 중 적어도 하나인 열전 소자
|
| 14 |
14
제 11 항에 있어서, 상기 제 1 금속의 원자 질량은 상기 제 1 반도체 패턴들의 원자 질량보다 크고, 상기 제 2 금속의 원자 질량은 상기 제 2 반도체 패턴들의 원자 질량보다 큰 열전 소자
|
| 15 |
15
제 1 항에 있어서, 상기 제 1 전극, 상기 제 2 전극, 및 상기 제 3 전극은 탄소(C), 알루미늄(Al), 구리(Cu), 텅스텐(W), 티타늄(Ti), 은(Ag), 금(Au), 백금(Pt), 니켈(Ni), 몰리브덴(Mo), 탄탈륨(Ta), 이리듐(Ir), 루테늄(Ru), 아연(Zn), 주석(Sn) 및 인듐(In)을 포함하는 그룹에서 선택되는 적어도 하나 이상을 포함하는 열전 소자
|
| 16 |
16
제 1 항에 있어서, 상기 제 1 레그와 상기 제 2 레그는 각각 복수 개 제공되는 열전 소자
|
| 17 |
17
제 1 항에 있어서, 상기 제 1 장벽 패턴은 상기 제 1 반도체 패턴들과 오믹 접합을 이루고, 상기 제 2 장벽 패턴은 상기 제 2 반도체 패턴들과 오믹 접합을 이루는 열전 소자
|
| 18 |
18
복수의 제 1 반도체층들 및 상기 제 1 반도체층들 사이에 적어도 하나의 제 1 금속층을 포함하는 제 1 예비 레그를 형성하는 것;복수의 제 2 반도체층들 및 상기 제 2 반도체층들 사이에 적어도 하나의 제 2 금속층을 포함하는 제 2 예비 레그를 형성하는 것;제 1 전극 상에 상기 제 1 예비 레그를 배치하고 제 2 전극 상에 제 2 예비 레그를 배치하는 것; 및상기 제 1 예비 레그 및 상기 제 2 예비 레그와 공통적으로 연결되는 제 3 전극을 형성하는 것을 포함하고,상기 제 2 금속층의 일함수는 상기 제 2 금속층의 일함수 보다 큰 열전 소자의 제조 방법
|
| 19 |
19
제 18 항에 있어서, 상기 제 1 예비 레그 및 상기 제 2 예비 레그를 열처리하는 것을 더 포함하는 열전 소자의 제조 방법
|
| 20 |
20
제 19 항에 있어서, 상기 열처리에 의하여 상기 제 1 금속층은 상기 제 1 반도체층들과 반응하여 제 1 금속-반도체 화합물층을 형성하고, 상기 제 2 열처리 공정에 의하여 상기 제 2 금속층은 상기 제 2 반도체층들과 반응하여 제 2 금속-반도체 화합물층을 형성하는 열전 소자의 제조 방법
|
