1 |
1
기준 전압을 발생하는 기준 전압 발생기;상기 기준 전압 및 입력 전압의 차이를 비교하여 증폭하는 오차 증폭기;상기 오차 증폭기로부터 발생되는 출력 전압에 따라 구동 전류의 크기를 달리하여 전압을 출력하는 패스 트랜지스터; 및상기 패스 트랜지스터의 출력 전압을 전압 분배하여 상기 오차 증폭기의 입력 전압으로 제공하는 전압 분배기를 포함하되,상기 오차 증폭기는 상기 기준 전압 및 상기 입력 전압을 각각 수신하는 레일-투-레일 구조의 입력 회로 및 부하의 구동을 위한 전압 버퍼 구조의 출력 회로를 포함하고,상기 입력 회로는,상기 입력 전압이 제공되는 게이트 단자를 갖는 제1 트랜지스터, 및 상기 기준 전압이 제공되는 게이트 단자를 갖는 제2 트랜지스터를 포함하는 제1 차동 증폭단;상기 입력 전압이 제공되는 게이트 단자를 갖는 제3 트랜지스터, 및 상기 기준 전압이 제공되는 게이트 단자를 갖는 제4 트랜지스터를 포함하는 제2 차동 증폭단; 및상기 제1 차동 증폭단에 기준 전류를 제공하는 기준 전류원을 포함하고,상기 제2 차동 증폭단은 미러된 상기 기준 전류를 제공받는 전압 레귤레이터
|
2 |
2
제1 항에 있어서,상기 제1 및 제2 트랜지스터는 PMOS이고, 상기 제3 및 제4 트랜지스터는 NMOS이고, 상기 제1 차동 증폭단과 상기 제2 차동 증폭단은 서로 병렬로 연결되는 전압 레귤레이터
|
3 |
3
제2 항에 있어서,상기 기준 전류원은,캐스코드 구조로 연결된 복수의 트랜지스터들을 포함하는 전압 레귤레이터
|
4 |
4
제1 항에 있어서,상기 기준 전류원은,제1 바이어스 전압이 제공되는 게이트 단자, VDD 전압이 제공되는 일단자, 및 타단자를 갖는 제5 트랜지스터; 및제2 바이어스 전압이 제공되는 게이트 단자, 상기 제5 트랜지스터의 타단자와 연결되는 일단자, 및 상기 제1 차동 증폭단에 상기 기준 전류를 출력하는 타단자를 갖는 제6 트랜지스터를 포함하는 전압 레귤레이터
|
5 |
5
제1 항에 있어서,상기 입력 회로는,제1 바이어스 전압이 제공되는 게이트 단자, VDD 전압이 제공되는 일단자, 및 상기 제3 트랜지스터와 연결되는 타단자를 갖는 제5 트랜지스터;상기 제1 바이어스 전압이 제공되는 게이트 단자, 상기 VDD 전압이 제공되는 일단자, 및 상기 제4 트랜지스터와 연결되는 타단자를 갖는 제6 트랜지스터;제2 바이어스 전압이 제공되는 게이트 단자, 및 상기 제5 트랜지스터의 타단자와 연결되는 일단자를 갖는 제7 트랜지스터; 및상기 제2 바이어스 전압이 제공되는 게이트 단자, 상기 제6 트랜지스터의 타단자와 연결되는 일단자, 및 상기 출력 회로와 연결되는 타단자를 갖는 제8 트랜지스터를 더 포함하는 전압 레귤레이터
|
6 |
6
제5 항에 있어서,상기 출력 회로는,상기 제8 트랜지스터의 타단자와 연결되는 게이트 단자, 상기 VDD 전압이 제공되는 일단자, 및 타단자를 갖는 제9 트랜지스터;상기 제9 트랜지스터의 타단자와 연결되는 게이트 단자, 상기 오차 증폭기의 출력 단자와 연결되는 일단자, 및 타단자를 갖는 제10 트랜지스터; 및상기 제10 트랜지스터의 타단자와 연결되는 게이트 단자, 상기 출력 단자와 연결되는 일단자, 및 접지되는 타단자를 갖는 제11 트랜지스터를 포함하고,상기 제9 트랜지스터 및 상기 제11 트랜지스터는 동일한 타입의 트랜지스터이고, 상기 제10 트랜지스터는 상기 제9 트랜지스터 및 상기 제11 트랜지스터와 다른 타입의 트랜지스터인 전압 레귤레이터
|
7 |
7
제1 항에 있어서,상기 오차 증폭기는,상기 입력 전압의 크기가 상기 기준 전압의 크기보다 큰 경우, VDD 전압을 출력하고,상기 입력 전압의 크기가 상기 기준 전압의 크기보다 작은 경우, VSS 전압을 출력하는 전압 레귤레이터
|
8 |
8
제1 항에 있어서,상기 전압 분배기는,상기 패스 트랜지스터와 연결되는 일단자 및 상기 오차 증폭기의 상기 입력 회로에 연결되는 타단자를 갖는 제1 저항; 및상기 제1 저항의 타단자와 연결되는 일단자 및 접지되는 타단자를 갖는 제2 저항을 포함하는 전압 레귤레이터
|