| 1 |
1
순차적으로 연결되는 복수의 스테이지들를 포함하는 게이트 드라이버 회로에 있어서, 제 N 스테이지는(N은 자연수):제 N-1 스테이지로부터 전달되는 제 1 캐리 신호, 및 제 1 클럭 신호에 응답하여 상기 제 1 캐리 신호를 제 1 노드로 전달하는 입력부; 그리고상기 제 1 노드에서의 신호의 레벨에 따라 입력 신호를 풀-업시켜 출력 단자로 전달하는 풀-업부를 포함하되,상기 풀-업부는 상기 제 1 노드와 상기 출력 단자 사이에 제공되어, 상기 제 1 노드에서의 신호의 레벨을 하이 레벨로 부트스트래핑 시키는 부트스트랩 커패시터를 포함하는 게이트 드라이버 회로
|
| 2 |
2
제 1 항에 있어서,상기 입력부는:상기 제 1 클럭 신호에 응답하여 상기 제 1 캐리 신호를 전달하는 제 1 입력 트랜지스터; 그리고상기 제 1 캐리 신호에 응답하여 상기 제 1 캐리 신호를 상기 제 1 노드로 전달하는 제 2 입력 트랜지스터를 포함하되,상기 제 1 입력 트랜지스터는 상기 제 2 트랜지스터의 게이트 전극과 드레인 전극 사이에 연결되는 게이트 드라이버 회로
|
| 3 |
3
제 2 항에 있어서, 상기 제 N 스테이지로 입력되는 상기 입력 신호는 상기 제 N-1 스테이지로 입력되는 상기 입력 신호보다 지연되고, 상기 제 N 스테이지로 입력되는 상기 입력 신호는 상기 제 N-1 스테이지로 입력되는 상기 입력 신호와 하이 레벨인 구간이 일부 중첩되는 게이트 드라이버 회로
|
| 4 |
4
제 3 항에 있어서, 상기 제 1 노드의 신호의 레벨은 상기 제 1 캐리 신호가 하이 레벨에서 로우 레벨로 천이되고 상기 입력 신호가 로우 레벨에서 하이 레벨로 천이되는 지점에서 부트스트래핑 되는 게이트 드라이버 회로
|
| 5 |
5
제 4 항에 있어서,상기 풀-업부는:상기 제 1 노드에서의 신호의 레벨에 응답하여 상기 입력 신호를 상기 출력 단자로 전달하는 풀-업 트랜지스터를 포함하는 게이트 드라이버 회로
|
| 6 |
6
제 5 항에 있어서, 상기 제 1 입력 트랜지스터의 게이트 전극과 상기 제 1 노드 사이에 연결되어, 용량 결합에 의해 상기 제 1 노드의 전압을 낮추는 입력 커패시터를 더 포함하는 게이트 드라이버 회로
|
| 7 |
7
제 5 항에 있어서, 상기 제 1 노드를 접지시키는 제 1 풀-다운부; 그리고상기 출력 단자를 접지시키는 제 2 풀-다운부를 더 포함하는 게이트 드라이버 회로
|
| 8 |
8
제 7 항에 있어서,상기 제 1 풀-다운부는:상기 제 1 클럭 신호에 응답하여 상기 제 1 노드의 신호를 전달하는 제 1 풀-다운 트랜지스터; 그리고상기 제 N+2 스테이지로부터 전달되는 제 2 캐리 신호에 응답하여, 상기 제 1 풀-다운 트랜지스터로부터 전달된 신호를 접지시키는 제 2 풀-다운 트랜지스터를 포함하는 게이트 드라이버 회로
|
| 9 |
9
제 8 항에 있어서,상기 제 2 풀-다운부는:상기 제 1 클럭 신호에 응답하여 상기 출력 단자를 접지시키는 제 3 풀-다운 트랜지스터; 그리고커플링 커패시터를 통하여 제 2 노드로 전달되는 제 2 캐리 신호, 또는 풀-다운 커패시터를 통하여 상기 제 2 노드로 전달되는 상기 입력 신호에 응답하여 상기 출력 단자를 접지시키는 제 4 풀-다운 트랜지스터를 포함하는 게이트 드라이버 회로
|
| 10 |
10
제 9 항에 있어서,상기 제 1 클럭 신호에 응답하여 상기 제 2 노드를 접지시키는 트랜지스터를 더 포함하는 게이트 드라이버 회로
|
| 11 |
11
제 9 항에 있어서,상기 커플링 커패시터의 용량 결합과 상기 풀-다운 커패시터에서의 용량 결합은 상쇄되는 게이트 드라이버 회로
|
| 12 |
12
제 10 항에 있어서,상기 출력 단자에 연결되어, 상기 출력 단자의 신호를 상기 제 N-2 및 제 N+1 스테이지로 전달하거나, 전원 전압으로 전달하는 캐리부를 더 포함하는 게이트 드라이버 회로
|
| 13 |
13
제 12 항에 있어서,상기 캐리부는:상기 제 2 클럭 신호에 응답하여 상기 출력 단자에서의 신호를 제 3 노드로 전달하는 제 1 캐리 트랜지스터; 그리고제 3 클럭 신호에 응답하여 상기 제 3 노드에서의 신호를 상기 전원 전압으로 전달하는 제 2 캐리 트랜지스터를 포함하되,상기 제 3 노드에서의 신호는 상기 제 N-2 및 제 N+1 스테이지로의 입력부로 전달되는 제 3 캐리 신호인 게이트 드라이버 회로
|
| 14 |
14
제 13 항에 있어서,상기 제 1 내지 제 3 캐리 신호의 크기와 주기는 같고,상기 제 3 캐리 신호는 상기 제 1 캐리 신호보다 1/6 주기만큼 지연되고, 상기 제 2 캐리 신호는 상기 제 3 캐리 신호보다 1/3 주기만큼 지연되는 게이트 드라이버 회로
|
| 15 |
15
제 13 항에 있어서,상기 전원 전압은 접지 전압보다 낮은 게이트 드라이버 회로
|
