1 |
1
더블 게이트 트랜지스터들의 문턱 전압을 보상하는 문턱 전압 감지부를 포함하는 시프트 레지스터에 있어서,상기 문턱 전압 감지부는:제 1 클럭 바 신호에 응답하여 제 1 클럭 신호를 전달하는 제 1 감지 트랜지스터;상기 제 1 감지 트랜지스터와 제 1 노드 사이에 연결되어 상기 제 1 감지 트랜지스터의 문턱 전압을 감지하는 감지 커패시터; 그리고제 2 클럭 신호에 응답하여 상기 제 1 노드를 접지시키는, 더블 게이트 트랜지스터인 제 2 감지 트랜지스터를 포함하되, 상기 제 2 감지 트랜지스터가 턴-오프 된 상태에서, 상기 제 1 노드에서 유지되는 보상 전압이 상기 제 2 감지 트랜지스터의 탑 게이트로 인가되는 시프트 레지스터
|
2 |
2
제 1 항에 있어서,상기 제 1 감지 트랜지스터가 턴-온 되는 순간에서의 상기 제 1 감지 트랜지스터의 소스 단자에서의 전압 변화량만큼 상기 제 1 노드의 전압이 변화함으로써, 상기 제 1 노드의 전압이 상기 제 1 감지 트랜지스터의 문턱 전압으로 유지되는 시트프 레지스터
|
3 |
3
제 2 항에 있어서,상기 보상 전압은 상기 제 1 감지 트랜지스터의 문턱 전압인 시프트 레지스터
|
4 |
4
제 3 항에 있어서,상기 제 1 클럭 신호에 응답하여 이전 스테이지의 출력 단자로부터 출력된 신호를 제 2 노드로 전달하는 입력부;상기 제 2 노드로 전달된 신호에 응답하여 상기 제 1 클럭 바 신호를 출력 단자로 전달하는 풀-업부; 그리고상기 출력 단자에 연결되고, 상기 출력 단자의 전압이 로우 상태이어야 할 때, 상기 출력 단자를 접지시키는 풀-다운부를 더 포함하는 시프트 레지스터
|
5 |
5
제 4 항에 있어서,상기 입력부는:상기 이전 스테이지의 출력 단자로부터 출력된 신호를 상기 제 2 노드로 전달하는, 더블 게이트 트랜지스터인 입력 트랜지스터를 포함하되,상기 입력 트랜지스터가 턴-오프 되는 구간에 상기 보상 전압이 상기 입력 트랜지스터의 탑 게이트에 인가되는 시트프 레지스터
|
6 |
6
제 5 항에 있어서,상기 풀-업부는:상기 제 1 클럭 바 신호를 상기 출력 단자로 전달하는, 더블 게이트 트랜지스터인 풀-업 트랜지스터; 그리고상기 제 1 노드와 상기 출력 단자 사이에 연결되어 상기 제 2 노드의 전압을 부트스트래핑시키는 부트스트랩 커패시터를 포함하되,상기 입력 트랜지스터가 턴-오프 되는 구간에 상기 보상 전압이 상기 풀-업 트랜지스터의 탑 게이트에 인가되는 시프트 레지스터
|
7 |
7
제 6 항에 있어서,상기 풀-다운부는:상기 제 1 클럭 신호에 응답하여, 상기 입력 트랜지스터가 턴-온 되는 구간에 상기 출력 단자를 접지시키는, 더블 게이트 트랜지스터인 제 1 풀-다운 트랜지스터; 그리고제 3 노드에서의 신호에 응답하여, 출력 단자가 로우 레벨을 유지해야 하는 구간 중, 상기 제 1 풀-다운 트랜지스터가 턴-오프 되는 구간에 턴-온 되어 상기 출력 단자를 접지시키는, 더블 게이트 트랜지스터인 제 2 풀-다운 트랜지스터를 포함하는 시프트 레지스터
|
8 |
8
제 7 항에 있어서,상기 제 1 풀-다운 트랜지스터의 탑 게이트에 상기 보상 전압이 인가되고, 상기 제 2 풀-다운 트랜지스터의 탑 게이트에 이전 스테이지의 보상 전압이 인가되는 시프트 레지스터
|
9 |
9
제 7 항에 있어서,상기 출력 단자가 로우 레벨을 유지해야 하는 구간 중, 상기 제 1 풀-다운 트랜지스터가 턴-오프 되는 구간에, 상기 제 2 풀-다운 트랜지스터를 턴-온 시키도록 제어하는 풀-다운 제어부를 더 포함하는 시프트 레지스터
|
10 |
10
제 9 항에 있어서,상기 풀-다운 제어부는:상기 제 1 클럭 바 신호에 응답하여 전원 전압을 상기 제 3 노드로 전달하는 제 1 풀-다운 제어 트랜지스터; 그리고상기 제 2 노드에서의 신호에 응답하여 상기 제 3 노드의 신호를 접지시키는 제 2 풀-다운 제어 트랜지스터를 포함하는 시프트 레지스터
|
11 |
11
제 10 항에 있어서,상기 제 1 풀-다운 제어 트랜지스터의 탑 게이트에 상기 이전 스테이지의 상기 보상 전압이 인가되고, 상기 제 2 풀-다운 제어 트랜지스터의 탑 게이트에 상기 보상 전압이 인가되는 시프트 레지스터
|
12 |
12
제 10 항에 있어서,상기 제 2 풀-다운 제어 트랜지스터는 상기 입력 트랜지스터가 턴-오프 되는 구간에 턴-오프 되는 시프트 레지스터
|
13 |
13
제 12 항에 있어서,상기 제 1 클럭 신호와 상기 제 1 클럭 바 신호는 서로 위상이 반대이고, 동일한 크기를 갖는 시프트 레지스터
|