| 1 |
1
활성층; 상기 활성층 상에 형성된 1차 절연막;상기 1차 절연막을 관통하여 상기 활성층과 접한 소스 전극 및 드레인 전극, 상기 소스 전극의 하면 및 상기 드레인 전극의 하면은 상기 활성층의 상면과 직접 접촉하고;상기 1차 절연막 상에 형성되며, 상기 소스 전극 및 상기 드레인 전극 사이에 위치된 전계 전극;상기 소스 전극, 상기 드레인 전극 및 상기 전계 전극을 덮도록, 상기 1차 절연막 상에 형성된 2차 절연막; 및상기 소스 전극 및 상기 드레인 전극 사이에 배치되는 게이트 전극을 포함하되,상기 게이트 전극은:상기 1차 절연막 및 상기 2차 절연막을 관통하는 게이트 다리 및 상기 2차 절연막 상에 형성되고 상기 드레인 전극 방향으로 확장되어 상기 전계 전극으로 지지되는 게이트 머리를 포함하고,상기 게이트 머리는 상기 소스 전극 및 상기 드레인 전극 중 어느 하나를 향해 상기 전계 전극의 상면과 평행하게 연장되어, 상기 전계 전극의 상면을 덮고,상기 게이트 다리는 상기 게이트 머리의 엣지 영역으로부터 수직으로 연장되어 상기 활성층의 상면과 직접 접촉하고,상기 2차 절연막은 상기 1차 절연막에 의해 노출된 상기 소스 전극 및 상기 드레인 전극의 상면들 및 측면들을 덮되, 상기 게이트 머리의 하면 및 상기 전계 전극의 상면과 접촉하는 전계효과 트랜지스터
|
| 2 |
2
삭제
|
| 3 |
3
제 1항에 있어서,상기 활성층과 상기 1차 절연막 사이에 개재되고, 상기 게이트 다리와 접하는 캡층을 더 포함하는 전계효과 트랜지스터
|
| 4 |
4
제 1항에 있어서,상기 활성층과 상기 1차 절연막 사이에 개재되고, 상기 게이트 다리와 접하는 게이트 유전막을 더 포함하는 전계효과 트랜지스터
|
| 5 |
5
제 4항에 있어서,상기 게이트 유전막은 실리콘 질화막, 실리콘 산화막, Al2O3막, ZnO막 또는 HfO2막을 포함하는 전계효과 트랜지스터
|
| 6 |
6
제 1항에 있어서,상기 전계 전극은 상기 게이트 전극 또는 상기 소스 전극과 연결되는 전계효과 트랜지스터
|
| 7 |
7
제 1항에 있어서, 상기 1차 절연막 또는 상기 2차 절연막은 실리콘 질화물, 실리콘 산화물, Al2O3, ZnO, HfO2, BCB(Benzocyclobutene) 또는 다공성 실리카 박막을 포함하는전계효과 트랜지스터
|
| 8 |
8
활성층 상에, 1차 절연막 및 상기 1차 절연막을 관통하여 상기 활성층과 접한 소스 전극 및 드레인 전극을 형성하는 단계, 상기 소스 전극의 하면 및 상기 드레인 전극의 하면은 상기 활성층의 상면과 직접 접촉하고;상기 1차 절연막 상에 전계 전극을 형성하는 단계, 상기 전계 전극의 하면은 상기 소스 전극의 하면 및 상기 드레인 전극의 하면보다 높은 레벨에 형성되고;상기 전계 전극이 형성된 상기 1차 절연막 상에 2차 절연막을 형성하는 단계, 상기 2차 절연막은 상기 1차 절연막에 의해 노출된 상기 소스 전의 상면 및 측면들, 상기 드레인 전극의 상면 및 측면들, 및 상기 전계 전극의 상면 및 측면들을 덮고;상기 1차 절연막 및 상기 2차 절연막을 식각하여 미세 개구부를 형성하는 단계; 및상기 미세 개구부 내에 형성된 게이트 다리 및 상기 2차 절연막의 상면과 접촉하고 상기 전계 전극의 상면 상으로 연장되어 상기 전계 전극으로 지지되는 게이트 머리를 포함하는 게이트 전극을 형성하는 단계를 포함하는 전계효과 트랜지스터의 제조 방법
|
| 9 |
9
제 8 항에 있어서, 상기 1차 절연막은 상기 소스 전극 및 상기 드레인 전극을 형성하기 전에 형성되거나, 상기 소스 전극 및 드레인 전극을 형성한 후에 형성되는 전계효과 트랜지스터의 제조 방법
|
| 10 |
10
제 8 항에 있어서, 상기 소스 전극 및 상기 드레인 전극이 형성되기 전에 상기 활성층 상에 캡층을 형성하는 단계를 더 포함하는 전계효과 트랜지스터의 제조 방법
|
| 11 |
11
제 10 항에 있어서, 상기 게이트 전극을 형성하는 단계는,상기 미세 개구부를 통해 노출된 상기 캡층 또는 상기 활성층을 노출시키는 게이트 리쎄스 영역을 형성하는 단계;상기 미세 개구부가 형성된 상기 1차 및 2차 절연막 상에, 상기 게이트 머리가 형성될 영역을 오픈시키는 개구부를 포함하는 다층의 감광막 패턴을 형성하는 단계; 및상기 게이트 머리 및 상기 캡층 또는 상기 활성층과 접하는 상기 게이트 다리를 형성하는 단계를 포함하는전계효과 트랜지스터의 제조 방법
|
| 12 |
12
제11항에 있어서,상기 게이트 리쎄스 영역을 형성하는 단계는,ECR(Electron Cyclotron Resonance) 방식 또는 ICP(Inductive Coupled Plasma) 방식의 건식 식각 장비에서 CF4 가스, BCl3 가스, Cl2 가스 또는 SF6 가스를 이용하여 수행되는전계효과 트랜지스터의 제조방법
|
| 13 |
13
제11항에 있어서,상기 게이트 리쎄스 영역을 형성하는 단계는H3PO0, H2O2 및 H2O이 혼합된 인산계 용액을 습식 식각 용액으로 이용하여 수행되는전계효과 트랜지스터의 제조 방법
|
| 14 |
14
제 10 항에 있어서, 상기 캡층 상에 게이트 유전막을 형성하는 단계를 더 포함하는 전계효과 트랜지스터의 제조 방법
|
| 15 |
15
제 14 항에 있어서, 상기 게이트 전극을 형성하는 단계는,상기 게이트 머리 및 상기 미세 개구부를 통해 노출된 상기 게이트 유전막과 접하는 상기 게이트 다리를 형성하는 것을 포함하는전계효과 트랜지스터의 제조 방법
|
| 16 |
16
제8항에 있어서,상기 전계 전극을 형성하는 단계는,상기 1차 절연막 상에, 상기 전계 전극이 형성될 영역에 개구부를 포함하는 감광막 패턴을 형성하는 단계; 상기 감광막 패턴의 상기 개구부에 노출된 상기 1차 절연막을 일부 두께 식각하는 단계; 및상기 개구부 내에 상기 전계 전극을 형성하는 단계를 포함하는전계효과 트랜지스터의 제조 방법
|
| 17 |
17
제8항에 있어서,소자 패드 및 배선용 금속 증착 공정을 수행하는 단계를 더 포함하되,상기 전계 전극을 형성하는 단계는 상기 소자 패드 및 배선용 금속 증착 공정을 수행하는 단계와 동시에 수행되는 전계효과 트랜지스터의 제조 방법
|
| 18 |
18
제8항에 있어서, 상기 미세 개구부를 형성하는 단계에서,상기 미세 개구부는 상기 활성층을 노출시키는 깊이로 형성되거나, 상기 1차 절연막이 일부 두께 잔류하는 깊이로 형성되는전계효과 트랜지스터의 제조 방법
|
| 19 |
19
제8항에 있어서, 상기 미세 개구부를 형성하는 단계는, 전자빔 리소그래피공정 또는 광학 리소그래피 공정을 이용하여 상기 1차 절연막 및 상기 2차 절연막을 식각하는 것을 포함하는전계효과 트랜지스터의 제조 방법
|
| 20 |
20
제19항에 있어서, 상기 1차 절연막 및 상기 2차 절연막을 식각하는 것은RIE(Reactive Ion Etching), MERIE(Magnetically Enhanced Reactive Ion Etching) 또는 ICP(Inductive coupled plasma) 방식의 장비를 이용하여 수행되는 전계효과 트랜지스터의 제조 방법
|
| 21 |
21
제8항에 있어서, 상기 미세 개구부를 형성하는 단계는, CF4 가스, CF4 가스와 CHF3 가스의 혼합 가스, 또는 CF4 가스 와 O2 가스의 혼합 가스를 이용하여 실시되는 전계효과 트랜지스터의 제조 방법
|
