하부 실리콘 기판, 매몰 절연막, 상부 실리콘층의 적층 구조로 이루어진 SOI 기판;

상기 SOI 기판의 상기 상부 실리콘층에 구현된 집적회로; 및

상기 집적회로 하부의 상기 하부 실리콘 기판 및 상기 상부 실리콘층 사이에 제공되는 터널 영역

을 구비하는 반도체 소자

제1항에 있어서,

상기 집적회로 주변의 상기 상부 실리콘층을 관통하여 상기 터널 영역을 노출시키는 하나 이상의 관통홀을 더 구비하는 것을 특징으로 하는 반도체 소자

제2항에 있어서,

상기 SOI 기판 상에 상기 관통홀 입구를 봉입하기 위한 절연막을 더 구비하는 것을 특징으로 하는 반도체 소자

제4항에 있어서,

상기 차단막은 폴리실리콘 또는 금속 물질을 포함하는 것을 특징으로 하는 반도체 소자

제1항 내지 제3항 중 어느 한 한에 있어서,

상기 매몰 절연막은 실리콘산화막으로 이루어진 것을 특징으로 하는 반도체 소자

하부 실리콘 기판, 매몰 절연막, 상부 실리콘층의 적층 구조로 이루어진 SOI 기판을 준비하는 단계;

상기 SOI 기판의 상기 상부 실리콘층에 집적회로를 구현하는 단계; 및

상기 집적회로 하부의 상기 하부 실리콘 기판 및 상기 상부 실리콘층 사이에 터널 영역을 형성하는 단계

를 포함하는 반도체 소자 제조방법

제7항에 있어서,

상기 터널 영역을 형성하는 단계는,

상기 집적회로와 소정 거리를 두고 그 주변의 상기 상부 실리콘층 및 상기 매몰 절연막을 관통하여 상기 하부 실리콘 기판을 노출시키는 제1 트렌치를 형성하는 단계;

상기 제1 트렌치에 차단 물질을 매립하는 단계;

상기 제1 트렌치와 상기 집적회로 사이의 상기 상부 실리콘층을 관통하여 상기 매몰 절연막을 노출시키는 제2 트렌치를 형성하는 단계; 및

상기 제1 트렌치에 의해 정의된 영역 내부의 상기 매몰 절연막을 제거하는 단계

를 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제8항에 있어서,

상기 매몰 절연막을 제거하는 단계 수행 후,

상기 터널 영역을 이루는 상기 상부 실리콘층 및 상기 하부 실리콘 기판 표면에 요철을 형성하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제8항에 있어서,

상기 매몰 절연막을 제거하는 단계 수행 후,

상기 SOI 기판 상에 절연막을 형성하여 상기 제2 트렌치의 입구를 봉입하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제10항에 있어서,

상기 제2 트렌치 영역의 상기 절연막을 선택적으로 식각하여 상기 제2 트렌치의 입구를 개봉하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제10항에 있어서,

상기 제2 트렌치 및 상기 터널 영역 내부에 공기 또는 다른 가스를 충진하는 단계를 더 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제8항에 있어서,

상기 차단 물질은 폴리실리콘 또는 금속 물질을 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제13항에 있어서,

상기 매몰 절연막은 실리콘산화막으로 이루어진 것을 특징으로 하는 반도체 소자 제조방법

제14항에 있어서,

상기 매몰 절연막을 제거하는 단계에서,

상기 차단 물질을 식각 정지막으로 사용하여 HF, BHF 가스 등을 사용한 기상식각을 수행하는 것을 특징으로 하는 것을 특징으로 하는 반도체 소자 제조방법

제9항에 있어서,

상기 요철을 형성하는 단계에서,

실리콘 식각 소오스를 이용한 기상식각 또는 건식식각 방식을 적용하는 것을 특징으로 하는 반도체 소자 제조방법

제16항에 있어서,

상기 실리콘 식각 소오스는 HBr, He, O2, N2, SF6, CF4, SiF4, BCl3 Cl2, NF3, CHF3, C2F6, C2ClF5 가스 중 적어도 어느 하나를 포함하는 것을 특징으로 하는 반도체 소자 제조방법

제10항에 있어서,

상기 절연막은 실리콘산화막, 실리콘질화막, 폴리머, 폴리이미드 중 어느 하나로 이루어진 것을 특징으로 하는 반도체 소자 제조방법