요약 | 이온주입 채널 층을 구비한 반도체 기판 상에 게이트 하부 채널 영역과 소오스 및 드레인 전극 하부에만 P-형 불순물을 이온주입하고 소오스-게이트 및 게이트-드레인 사이의 좁은 영역에는 P-형 불순물을 주입하지 않고, 게이트 금속의 증착 및 게이트 패턴을 식각하는 공정을 수행한다. 이 경우 게이트 길이(Lg)는 채널 층 하단부에 P-형으로 이온 주입된 길이(Lch-g)보다 좁게 정의하여 핀치-오프 특성을 개선시킨다. 상기 게이트를 이온주입 마스크로 이용한 이온주입을 행하여 LDD층을 형성하는 단계와, 소스/드레인 영역상에 N+형 이온주입을 수행하는 단계 및 오믹 콘택용 저항성 금속을 형성한 후, 열처리 공정을 수행하여 오믹 콘택 층을 형성하는 단계와, 상기 오믹 콘택 층과의 접촉을 위한 소스/드레인 전극을 형성하는 단계를 거쳐 자기 정렬형 게이트 트랜지스터를 제작한다. 자기정렬, 갈륨비소 트랜지스터, 쇼트채널효과, 고주파 집적회로 |
---|---|
Int. CL | H01L 21/335 (2006.01) |
CPC | |
출원번호/일자 | 1020000082810 (2000.12.27) |
출원인 | 한국전자통신연구원 |
등록번호/일자 | 10-0385856-0000 (2003.05.19) |
공개번호/일자 | 10-2002-0054114 (2002.07.06) 문서열기 |
공고번호/일자 | (20030602) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 소멸 |
심사진행상태 | 수리 |
심판사항 | |
구분 | |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2000.12.27) |
심사청구항수 | 5 |