| 1 |
1
실리콘 기판(1)상에 제1산화막(2)과 질화막(3) 및 제2산화막(4)을 순차로 형성하는 제1공정과, 상기 실리콘 기판(1)까지 소자분리용 산화막을 형성하기 위한 패턴을 형성하는 제2공정과, 채널스톱을 위한 불순물을 주입하는 제3공정과, 상기 실리콘 기판(1) 부분에만 선택적으로 폴리실리콘막(6)을 용착한 후 부분적으로 산화시켜 폴리산화막(7)을 형성하는 제4공정과, 상기 폴리산화막(7)을 상기 질화막(3)까지 에치백(etch back)하는 제5공정 및, 상기 질화막(3)과 상기 제1산화막(2)을 차례로 제거하여 소자분리용 산화물(9)을 형성하는 제6공정을 포함하는 것이 특징인 폴리실리콘을 이용한 반도체 소자의 분리방법
|
| 2 |
2
제1항에 있어서, 소자분리용 산화물을 형성하기 위한 패턴을 형성하는 상기 제2공정이 완료된 후 산화막을 용착하고 에치백하여 상기 패턴 측면에 스페이서(10)를 형성하는 공정을 부가적으로 포함하는 것이 특징인 폴리실리콘을 이용한 반도체 소자의 분리방법
|
| 3 |
3
제1항에 있어서, 채널스톱을 위한 불순물을 주입하는 상기 제3공정이 완료된 후 소자분리를 위한 패턴 상에 산화막을 용착하고, 이어서 에치백을 실시하여 상기 패턴의 측면에 스페이서(10)를 형성하는 공정을 부가적으로 포함하는 것이 특징인 폴리실리콘을 이용한 반도체 소자의 분리방법
|
| 4 |
4
제2항 또는 제3항에 있어서, 상기 스페이서(10)로서 산화물을 사용하는 것이 특징인 폴리실리콘을 이용한 반도체 소자의 분리방법
|
| 5 |
5
제2항 또는 제3항에 있어서, 상기 스페이서(10)로서 질화물을 사용하는 것이 특징인 폴리실리콘을 사용한 반도체 소자의 분리방법
|
| 6 |
6
제2항 또는 제3항에 있어서, 상기 스페이서(10)로서 폴리실리콘을 사용하는 것이 특징인 폴리실리콘을 이용한 반도체 소자의 분리방법
|
