| 1 |
1
반도체 회로에 있어서, 임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터; 상기 다수의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선; 상기 제 1 금속선과 연결되지 않은 상기 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 2 금속선; 및 상기 다수의 트랜지스터의 게이트 전극 상부와 오버랩되어 상기 게이트 전극과 전기적으로 접속되는 적어도 하나 이상의 인덕터 금속선을 포함하여 이루어지는 것을 특징으로 하는 반도체 회로
|
| 2 |
2
제1항에 있어서, 상기 인덕터 금속선의 폭은 상기 활성영역의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로
|
| 3 |
3
제1항에 있어서, 상기 활성영역의 폭은 상기 인덕터 금속선의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로
|
| 4 |
4
제1항에 있어서, 상기 인덕터 금속선은 나선형 구조로 상기 다수의 트랜지스터 상부에 형성되는 것을 특징으로 하는 반도체 회로
|
| 5 |
5
제1항에 있어서, 상기 인덕터 금속선은 서로 다른 단차를 가진 비아홀을 통해 상기 인덕터 금속선 하부에 형성된 트랜지스터와 전기적으로 접속되는 것을 특징으로 하는 반도체 회로
|
| 6 |
6
제5항에 있어서, 상기 인덕터 금속선과 상기 다수의 트랜지스터와의 전기적 접속은 다층 금속 배선을 통해 이루어지는 것을 특징으로 하는 반도체 회로
|
| 7 |
7
반도체 소자에 있어서, 임의의 활성영역 폭을 가지고 일렬로 형성된 다수의 트랜지스터; 상기 각각의 트랜지스터의 활성영역의 일부와 공통으로 연결되는 제 1 금속선;및 상기 다수의 트랜지스터의 게이트 전극과 공통으로 연결되는 제 2 금속선 상기 다수의 트랜지스터 상에 교대로 형성되는 절연막 및 인덕터 금속선; 상기 제 1 금속선과 연결되지 않은 상기 각각의 트랜지스터의 활성영역의 일부를 노출시키는 다수의 개구부; 및 상기 다수의 개구부를 통해 상기 다수의 트랜지스터와 상기 인덕터 금속선을 전기적으로 연결시키는 다층금속배선을 포함하여 이루어지는 것을 특징으로 하는 반도체 회로
|
| 8 |
8
제7항에 있어서, 상기 게이트 전극은 상기 인덕터 금속선의 라인폭을 넘어 확장되어 그 확장부의 단부에서 상기 제 2 금속선과 접속하는 접점을 가지는 것을 특징으로 하는 반도체 회로
|
| 9 |
9
제7항에 있어서, 상기 인덕터 금속선의 폭은 상기 활성영역의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로
|
| 10 |
10
제7항에 있어서, 상기 활성영역의 폭은 상기 인덕터 금속선의 폭보다 더 넓은 것을 특징으로 하는 반도체 회로
|
| 11 |
11
제7항에 있어서, 상기 인덕터 금속선은 나선형 구조로 상기 다수의 트랜지스터 상부에 형성되는 것을 특징으로 하는 반도체 회로
|
