수정된 부스 디코더를 적용한 N×N의 고정 길이 승산 방법에 있어서,

a) 상기 N 비트 승수의 비트열에 대응되도록 변환된 부스 코드와 상기 N 비트 피승수의 비트열을 입력받아서 각각의 부분 곱을 발생하는 단계;

b) 상기 a) 단계에서 발생된 부분 곱 중 하위 N-1 비트들 중 가중치가 가장 높은 최상위 비트들을 제외한 나머지 비트들의 결과값을 계산하는데 사용되는 부분 곱 모두에 대한 확률치를 적용하여 제1 오차 보상 바이어스를 계산하는 단계;

c) 상기 a) 단계에서 발생된 부분 곱 중 하위 N-1 비트들 중 가중치가 가장 높은 최상위 비트들의 결과값을 계산하는데 사용되는 부분 곱과 상기 b) 단계에서 계산된 제1 오차 보상 바이어스를 사용하여 전체 오차 보상 바이어스를 계산하는 단계; 및

d) 상기 c) 단계에서 계산된 전체 오차 보상 바이어스를 사용하여 상위 N 비트의 승산 결과값을 계산하는 단계

를 포함하는 고정 길이 승산 방법

(삭제)

제1항에 있어서,

상기 단계 b)가

i) 상기 하위 N-1 비트들 중 가중치가 가장 높은 최상위 비트들을 제외한 나머지 각 비트별로, 상기 각 비트의 결과값을 계산하는데 사용되는 각 부분 곱이 1이 될 확률을 구하는 단계;

ii) 상기 i) 단계에서 구해진 각 확률을 상기 각 비트별로 더하여 구하는 단계; 및

iii) 상기 단계 ii)에서 각 비트별로 구해진 확률의 합을 모두 더하여 상기 제1 오차 보상 바이어스로 정하는 단계

를 포함하는 고정 길이 승산 방법

제1항 또는 제3항에 있어서,

상기 제1 오차 보상 바이어스가 1로 고정되는 것을 특징으로 하는 고정 길이 승산 방법

제1항 또는 제3항에 있어서,

상기 제1 오차 보상 바이어스가 상기 부스 디코더에 의해 디코딩되는 N 비트 승수의 비트열 중 특정 개수의 하위 비트의 논리 연산을 통해 계산되는 것을 특징으로 하는 고정 길이 승산 방법

제5항에 있어서,

상기 논리 연산이 아래의 관계식

제1 오차 보상 바이어스 = (B∩C)∩(D∪E)∪(D∩E)∩(B∪C)

여기서 B는 승수의 비트열 중 최하위 비트로부터 5번째 비트의 값,

C는 승수의 비트열 중 최하위 비트로부터 4번째 비트의 값,

D는 승수의 비트열 중 최하위 비트로부터 3번째 비트의 값,

E는 승수의 비트열 중 최하위 비트로부터 2번째 비트의 값임

수정된 부스 디코더를 적용한 N×N의 고정 길이 승산기에 있어서,

상기 N 비트 승수의 비트열에 대응되도록 상기 부스 디코더에 의해 변환되어 출력되는 부스 코드와 상기 N 비트 피승수의 비트열을 입력받아서 각각의 부분 곱을 발생시키는 부분 곱 발생부;

상기 부분 곱 발생부에서 출력되는 부분 곱 중 하위 N-1 비트들 중 가중치가 가장 높은 최상위 비트들을 제외한 나머지 비트들의 결과값을 계산하는데 사용되는 부분 곱 모두에 대한 확률치를 적용하여 제1 오차 보상 바이어스를 계산하는 부 오차 보상 바이어스부;

상기 부분 곱 발생부에서 출력되는 부분 곱 중 하위 N-1 비트들 중 가중치가 가장 높은 최상위 비트들 결과값을 계산하는데 사용되는 부분 곱과 상기 부 오차 보상 바어이스부에 의해 계산된 제1 오차 보상 바이어스를 사용하여 전체 오차 보상 바이어스를 계산하는 주 오차 보상 바이어스부; 및

상기 주 오차 보상 바이어스부에 의해 계산되는 전체 오차 보상 바이어스를 사용하여 상위 N 비트의 승산 결과값을 계산하는 상위 비트 계산부

를 포함하는 고정 길이 승산기

(삭제)

제7항에 있어서,

상기 부 오차 보상 바이어스부가

상기 부스 디코더에 의해 디코딩되는 N 비트 승수의 비트열 중 최하위 비트로부터 5번째 비트의 값과 4번째 비트의 값을 논리곱 연산하여 출력하는 제1 AND 게이트;

상기 승수의 비트열 중 최하위 비트로부터 5번째 비트의 값과 4번째 비트의 값을 논리합 연산하여 출력하는 제1 OR 게이트;

상기 승수의 비트열 중 최하위 비트로부터 3번째 비트의 값과 2번째 비트의 값을 논리곱 연산하여 출력하는 제2 AND 게이트;

상기 승수의 비트열 중 최하위 비트로부터 3번째 비트의 값과 2번째 비트의 값을 논리합 연산하여 출력하는 제2 OR 게이트;

상기 제1 AND 게이트의 출력과 상기 제2 OR 게이트의 출력을 논리곱 연산하여 출력하는 제3 AND 게이트;

상기 제2 AND 게이트의 출력과 상기 제1 OR 게이트의 출력을 논리곱 연산하여 출력하는 제4 AND 게이트; 및

상기 제3 AND 게이트의 출력과 상기 제4 AND 게이트의 출력을 논리합 연산하여 상기 제1 오차 보상 바이어스로 출력하는 제3 OR 게이트

를 포함하는 고정 길이 승산기