| 1 |
1
입력된 이진 신호의 산술 및 논리 연산을 수행하여 출력하되, 최종 덧셈 연산 이전의 값을 출력하는 산술 및 논리 연산기;
입력된 이진 신호의 곱셈 연산을 수행하여 출력하되, 최종 덧셈 연산 이전의 값을 출력하는 곱셈기;
입력된 이진 신호의 배열을 변경하여 출력하는 시프터;
상기 산술 및 논리 연산기, 상기 곱셈기 및 상기 시프터의 출력값 중 하나를 제1 피연산자 및 제2 피연산자로 각각 선택하여 출력하는 제1, 2 피연산자 선택기;
상기 시프터 및 상기 곱셈기로부터 입력되는 캐리 중 하나를 선택하여 출력하는 캐리 입력 선택기;
상기 제1, 2 피연산자 선택기 및 상기 캐리 입력 선택기의 출력값을 더하여 최종 산술 및 논리 연산의 결과 또는 최종 곱셈 연산의 결과를 출력하는 덧셈기;
상기 덧셈기의 출력값을 저장하는 적산기(Accumulator); 및
상기 덧셈기의 출력값 중 상태값을 저장하는 상태 레지스터를 포함하며,
상기 산술 및 논리 연산기와 상기 곱셈기는 상기 제1, 2 피연산자 선택기를 통해 상기 덧셈기를 공유하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,
상기 제1 피연산자 선택기 및 상기 제2 피연산자 선택기가 상기 산술 및 논리 연산기의 출력값을 제1 피연산자 및 제2 피연산자로 각각 선택하여 상기 덧셈기로 출력하면, 상기 덧셈기가 상기 선택된 제1 피연산자 및 제2 피연산자를 더하여 최종 산술 및 논리 연산의 결과를 출력하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 4 |
4
제1항에 있어서,
상기 제1 피연산자 선택기 및 상기 제2 피연산자 선택기가 상기 곱셈기의 출력값을 제1 피연산자 및 제2 피연산자로 각각 선택하여 상기 덧셈기로 출력하면, 상기 덧셈기가 상기 선택된 제1 피연산자 및 제2 피연산자를 더하여 최종 곱셈 연산의 결과를 출력하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 5 |
5
제1항에 있어서,
상기 제1 피연산자 선택기는,
상기 산술 및 논리 연산기의 출력값, 상기 곱셈기의 출력값, 상기 시프터의 출력값, 외부로부터 직접 입력되는 직접 입력값 중 하나를 제1 피연산자로 선택하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 6 |
6
제1항에 있어서,
상기 곱셈기에는 상기 입력된 이진 신호 및 상기 적산기에 저장된 이전 결과값이 입력되며,
상기 곱셈기는 상기 입력된 이진 신호의 곱셈 연산을 수행하고, 상기 적산기에 저장된 이전 결과값을 입력받아 MAC(Multiply and Accumulate) 연산을 수행하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 7 |
7
제1항에 있어서,
상기 제2 피연산자 선택기는,
상기 산술 및 논리 연산기의 출력값, 상기 곱셈기의 출력값, 상기 적산기에 저장된 이전 결과값 중 하나를 제2 피연산자로 선택하는 것을 특징으로 하는 재구성형 프로세서 연산기
|
| 8 |
8
a
|
| 9 |
9
삭제
|
| 10 |
10
제8항에 있어서,
상기 d 단계에서 출력되는 결과값은 임시로 저장되어 상기 b 단계의 곱셈 연산에서 피연산자 중 하나로 입력되는 것을 특징으로 하는 재구성형 프로세서 연산 방법
|
| 11 |
11
제8항에 있어서, 상기 d 단계에서,
상기 b 단계의 곱셈 연산에서 캐리가 발생된 경우, 상기 발생된 캐리와 상기 c 단계를 통해 선택된 제1 피연산자 및 제2 피연산자를 더하여 최종 곱셈 연산의 결과를 출력하는 것을 특징으로 하는 재구성형 프로세서 연산 방법
|
