맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

고속 아리아 블록 암호화/복호화 장치

  • 기술번호 : KST2015099099
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 고속 아리아 블록 암호화/복호화 장치에 관한 것으로, 암호화시 소요되는 클럭 싸이클 수를 크게 감소시키고, 하드웨어 크기를 줄이기 위하여, 암호화/복호화 대상인 입력 데이터 또는 짝수 라운드 연산 결과와 홀수 라운드 키를 배타적 논리합 연산하고, 상기 배타적 논리합 연산 결과에 치환 연산을 수행하고, 상기 치환 연산 결과에 대한 확산 연산을 수행하는 제 1라운드 연산부; 상기 제1라운드 연산부의 결과값과 짝수 라운드 키에 대한 배타적 논리합 연산을 수행하고, 상기 배타적 논리합 연산 결과에 대한 치환 연산을 수행하고, 상기 치환 연산 결과에 대한 확산 연산을 수행하는 제2라운드 연산부; 최종 라운드에서의 상기 제2라운드 연산부의 치환 연산 과정의 결과값과 최종 라운드 키에 대한 배타적 논리합 연산하여, 상기 배타적 논리합 연산 결과를 아리아 블록 암호화/복호화된 데이터로 출력하는 제1 XOR기; 및 마스터 키로부터 얻어진 초기 키값들로부터 상기 제1,2 라운드 연산부의 연산에 필요한 라운드 키값을 생성하여 제공하는 라운드키 생성부를 통해, 암호화/복호화 연산 및 키 초기화 과정을 수행하도록 한 것이다.암호화, 복호화, 아리아(AIRA), 라운드 연산부, 클럭 싸이클, 배타적 논리합
Int. CL G06F 1/00 (2006.01) G06F 7/00 (2006.01)
CPC H04L 9/0631(2013.01) H04L 9/0631(2013.01) H04L 9/0631(2013.01)
출원번호/일자 1020060095008 (2006.09.28)
출원인 한국전자통신연구원
등록번호/일자 10-0786391-0000 (2007.12.10)
공개번호/일자
공고번호/일자 (20071217) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.09.28)
심사청구항수 11

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자통신연구원 대한민국 대전광역시 유성구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 이상우 대한민국 대전 유성구
2 전용성 대한민국 대전 서구
3 김기영 대한민국 대전 유성구
4 장종수 대한민국 대전 유성구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인씨엔에스 대한민국 서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 대한민국(산업통상자원부장관) 세종특별자치시 한누리대
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2006.09.28 수리 (Accepted) 1-1-2006-0710667-41
2 등록결정서
Decision to grant		 2007.11.23 발송처리완료 (Completion of Transmission) 9-5-2007-0624378-92
3 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2009.08.04 수리 (Accepted) 4-1-2009-5150899-36
4 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.02 수리 (Accepted) 4-1-2015-0006137-44
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
암호화/복호화 대상인 입력 데이터 또는 짝수 라운드 연산 결과와 홀수 라운드 키를 배타적 논리합 연산하고, 상기 배타적 논리합 연산 결과에 치환 연산을 수행하고, 상기 치환 연산 결과에 대한 확산 연산을 수행하는 제1 라운드 연산부; 상기 제1라운드 연산부의 결과값과 짝수 라운드 키에 대한 배타적 논리합 연산을 수행하고, 상기 배타적 논리합 연산 결과에 대한 치환 연산을 수행하고, 상기 치환 연산 결과에 대한 확산 연산을 수행하는 제2라운드 연산부;최종 라운드에서의 상기 제2라운드 연산부의 치환 연산 과정의 결과값과 최종 라운드 키에 대한 배타적 논리합 연산하여, 상기 배타적 논리합 연산 결과를 아리아 블록 암호화/복호화된 데이터로 출력하는 제1 XOR기; 및마스터 키로부터 얻어진 초기 키값들로부터 상기 제1,2 라운드 연산부의 연산에 필요한 라운드 키값을 생성하여 제공하는 라운드키 생성부를 포함하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
2 2
제1항에 있어서, 1 클럭 싸이클에 상기 제1,2 라운드 연산부의 연산이 수행되는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
3 3
제1항에 있어서, 상기 제1라운드 연산부의 결과값과 키 초기화 과정의 결과값 또는 제1 키 초기화 입력 데이터를 배타적 논리합 연산을 수행하는 제2 XOR기;상기 제2라운드 연산부의 결과값과 제2 키 초기화 입력 데이타와의 배타적 논리합 연산을 수행하는 제3 XOR기;입력데이터와 상기 제2 라운드 연산부의 결과값과 상기 제3 XOR기의 결과값 중에서 어느 하나를 선택하여 제1 라운드 연산부에 제공하는 제1 입력 선택부;초기화 상수와 상기 라운드 키 생성부에서 생성된 홀수 라운드 키 중에서 어느 하나를 선택하여 제1 라운드 연산부에 제공하는 제2 입력 선택부;초기화 상수와 상기 라운드 키 생성부에서 생성된 짝수 라운드 키 중에서 어느 하나를 선택하여 제2 라운드 연산부에 제공하는 제3 입력 선택부;상기 키 초기화 과정의 결과값과 제1 키 초기화 입력 데이터중에서 어느 하나를 선택하여 상기 제2 XOR기로 제공하는 제4 입력 선택부;상기 제1 라운드 연산부의 결과값과 상기 제2 XOR기의 연산 결과값 중에서 어느 하나를 선택하여 상기 제2 라운드 연산부로 제공하는 제5 입력 선택부; 및암호화 연산 과정인지 키 초기화 과정인지에 따라서 상기 제1 내지 제5 입력 선택부의 선택을 제어하는 제어부를 더 포함하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
4 4
제3항에 있어서, 상기 제1 입력 선택부에 의해 선택된 입력 데이타 또는 상기 제2 라운드 연산부의 중간 연산 결과값을 저장하는 제1레지스터;상기 제2 입력 선택부에 의해 선택된 키 초기화 상수 또는 홀수 라운드 키를 저장하는 제2레지스터;키 초기화 과정 결과값인 초기 키값들을 저장하는 제3레지스터; 및상기 제3 입력 선택부에 의해 선택된 키 초기화 상수 또는 짝수 라운드 키를 저장하는 제4레지스터를 포함하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
5 5
제3항에 있어서, 상기 제어부는키 초기화 과정인 경우, 첫번째 클럭 사이클에서 제1 입력선택부가 제1 키 초기화 입력 데이터를 선택하고, 제2 입력 선택부가 제1초기화 상수를 선택하고, 제3 입력 선택부가 제2 초기화 상수를 선택하여, 상기 제1 라운드 연산부가 제1 키 초기화 입력 데이터와 제2 입력 선택부가 선택한 제1 초기화상수를 배타적 논리합 연산한 후, 제1 치환 연산과 확산 연산을 순차로 진행하고, 제2 XOR 기가 제1 라운드 연산부의 확산 연산 결과와 제2 키 초기화 입력 데이터를 배타적 논리합하여 제1 초기 키값을 생성하고, 상기 제2 라운드 연산부가 상기 제1 초기 키값과 제3 입력 선택부가 선택한 초기화 상수를 배타적 논리합 연산 후, 제2 치환 연산과 확산 연산을 순차로 수행하고, 상기 확산 연산 결과와 제1 키 초기화 입력 데이터를 제3 XOR기가 배타적 논리합 연산하여 제2 초기 키값을 생성하고,두번째 클럭 사이클에서, 제1 입력 선택부가 상기 제3 XOR기의 연산 결과인 제2 초기 키값을 선택하고, 제2 입력 선택부가 제3 초기화 상수를 선택하여, 제1 라운드 연산부가 상기 제2 초기 키값과 제3 초기화 상수를 배타적 논리합 연산한 후 제1 치환 연산과 확산 연산을 순차로 수행하고 제2 XOR 기가 상기 확산 연산 결과를 배타적 논리합 연산하여 제3 초기 키값을 생성하도록 제어하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
6 6
제3항에 있어서, 상기 제어부는라운드 연산 과정인 경우, 첫번째 클럭 싸이클에서 제1 입력 선택부가 입력 데이터를 선택하고, 제2 입력 선택부가 홀수 라운드 키를 선택하고, 제3 입력 선택부가 짝수 라운드 키를 선택하도록 하여, 제1 라운드 연산부가 입력 데이터와 홀수 라운드키에 대한 배타적 논리합 연산, 제1 치환 연산, 확산 연산을 순차로 수행하고, 제2 라운드 연산부가 상기 제1 라운드 연산부의 결과값과 짝수 라운드 키에 대한 배타적 논리합 연산, 제2 치환 연산, 확산 연산을 순차로 수행한 후,1 클럭 싸이클마다 제1 입력 선택부가 제2 라운드 연산부의 연산결과를 선택하고, 제2,3 입력 선택부가 각각 차기 홀수,짝수 라운드 키를 선택하도록 하여, 제1 라운드 연산부가 제2 라운드 연산부의 연산 결과와 홀수 라운드키에 대한 배타적 논리합 연산, 제1 치환 연산, 확산 연산을 순차로 수행하고, 제2 라운드 연산부가 상기 제1 라운드 연산부의 결과값과 짝수 라운드 키에 대한 배타적 논리합 연산, 제2 치환 연산을 순차로 수행한 후, 마지막 라운드인지를 확인하여, 마지막 라운드가 아니면 확산 연산을 수행하는 과정을 반복하고, 마지막 라운드인 경우, 제1 XOR기가 상기 제2 치환 연산 결과와 최종 라운드키를 배타적 논리합 연산하여 출력하도록 제어하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
7 7
제4항에 있어서, 상기 제1 라운드 연산부는상기 제1 레지스터의 저장값과, 상기 제2 레지스터의 저장값에 대한 배타적 논리합 연산을 수행하는 제4 XOR기;상기 배타적 논리합 연산 결과에 대하여 치환 연산하는 제1 치환부; 및상기 치환 연산 결과에 대하여 확산 연산을 수행하는 제1 확산부를 포함하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
8 8
제4항에 있어서, 상기 제2 라운드 연산부는상기 제5 입력 선택부의 출력값과 상기 제4 레지스터의 저장값에 대한 배타적 논리합 연산을 수행하는 제5 배타적 논리합 연산부;상기 배타적 논리합 연산에 대한 치환 연산을 수행하는 제2 치환부; 및상기 치환 연산 결과에 대한 확산 연산을 수행하는 제2 확산부를 포함하는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
9 9
제7항 또는 제8항에 있어서, 상기 제1,2 치환부는 2 종류의 치환 대치 박스들과, 상기 2 종류의 치환 대치 박스에 각각 대응하는 2 종류의 역치환 대치 박스들의 조합으로 구성되는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
10 10
제9항에 있어서,상기 제1 치환부는, 128 비트의 입력에 대하여 바이트 단위로 결과값을 치환하는 제1,2 치환 대치 박스와, 제1,2 역치환 대치박스가, 교대로 배열되고,상기 제2 치환부는 상기 제1,2 치환 대치 박스와 제1,2 역치환 대치박스의 배열이 반대로 되어 있는 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
11 11
제7항 또는 제8항에 있어서, 상기 제1,2 확산부는 16 바이트 A0 내지 A15로 이루어진 입력값에 대하여,A3,A4,A9,A14를 배타적 논리합 연산하는 제1 XOR 기와, 상기 제1 XOR 기의 연산결과, A6, A8, A13을 배타적 논리합 연산하는 제2 XOR 기와, 상기 제1 XOR 기의 연산 결과, A1, A10, A15를 배타적 논리합 연산하는 제3 XOR 기와, 상기 제1 XOR 기의 연산결과, A2, A7, A12를 배타적 논리합 연산하는 제4 XOR 기와,A2,A5,A8,A15를 배타적 논리합 연산하는 제5 XOR 기와, 상기 제5 XOR 기의 연산결과, A7, A9, A12를 배타적 논리합 연산하는 제6 XOR 기와, 상기 제5 XOR 기의 연산 결과, A0, A11, A14를 배타적 논리합 연산하는 제7 XOR 기와, 상기 제5 XOR 기의 연산결과, A1, A4, A10를 배타적 논리합 연산하는 제10 XOR 기와,A1,A6,A11,A12를 배타적 논리합 연산하는 제11 XOR 기와, 상기 제11 XOR 기의 연산결과, A4, A10, A15을 배타적 논리합 연산하는 제12 XOR 기와, 상기 제11 XOR 기의 연산 결과, A3, A8, A13를 배타적 논리합 연산하는 제13 XOR 기와, 상기 제11 XOR 기의 연산결과, A0, A5, A14를 배타적 논리합 연산하는 제14 XOR 기와, 상기 제11 XOR 기의 연산결과, A2, A7, A9를 배타적 논리합 연산하는 제15 XOR 기와, A0,A7,A10,A13를 배타적 논리합 연산하는 제16 XOR 기와, 상기 제16 XOR 기의 연산결과, A5, A11, A14을 배타적 논리합 연산하는 제17 XOR 기와, 상기 제16 XOR 기의 연산 결과, A2, A9, A12를 배타적 논리합 연산하는 제18 XOR 기와, 상기 제16 XOR 기의 연산결과, A1, A4, A15를 배타적 논리합 연산하는 제19 XOR 기와, 상기 제16 XOR 기의 연산결과, A3, A6, A8를 배타적 논리합 연산하는 제20 XOR 기로 이루어지고, 상기 제1 내지 제20 XOR 기의 출력값이 확산 연산 결과인 것을 특징으로 하는 고속 아리아 블록 암호화/복호화 장치
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.