| 1 |
1
표본화된 아날로그 입력 신호와 기준 신호 간의 비교 결과를 출력하고, 전력 제어 신호에 응답하여 전력 공급 동작을 제어하는 전처리 증폭기;상기 비교 결과에 근거하여 디지털 신호를 생성하는 디지털 신호 처리기;상기 전처리 증폭기의 동작을 제어하기 위한 증폭기 동작 클럭 신호를 생성하는 전력 제어기; 및상기 증폭기 동작 클럭 신호의 하강 에지의 개수를 카운팅하고, 상기 카운팅된 하강 에지의 개수에 따라 상기 전처리 증폭기의 전력 차단 시점을 검출하는 카운터를 포함하고,상기 전력 제어기는 상기 카운터의 전력 차단 시점의 검출에 응답하여 상기 전처리 증폭기로 공급되는 전력을 차단하기 위한 전력 제어 신호를 생성하는 아날로그 디지털 변환기
|
| 2 |
2
제 1 항에 있어서,상기 전력 제어기는 상기 증폭기 동작 클럭 신호의 논리 하이 구간들 각각을 동일한 크기의 시구간을 갖도록 생성하는 아날로그 디지털 변환기
|
| 3 |
3
제 1 항에 있어서,상기 카운터는 상기 하강 에지의 개수가 미리 설정된 개수에 도달할 때에 상기 전처리 증폭기의 전력 차단 시점을 검출하는 아날로그 디지털 변환기
|
| 4 |
4
제 1 항에 있어서,상기 디지털 신호 처리기는상기 비교 결과를 래치하여 디지털 신호를 생성하는 비동기 래치부; 및상기 비동기 래치의 동작을 제어하기 위한 래치 동작 클럭 신호를 생성하는 비동기 클럭 생성부를 포함하는 아날로그 디지털 변환기
|
| 5 |
5
제 4 항에 있어서,상기 비동기 래치부는 상기 디지털 신호에 포함된 하나의 디지털 데이터가 생성될 때, 상기 래치 동작 클럭 신호를 로우 상태로 천이시키기 위한 래치 동작 종료 신호를 생성하는 아날로그 디지털 변환기
|
| 6 |
6
제 5 항에 있어서,상기 전력 제어기는 상기 래치 동작 종료 신호에 응답하여 상기 증폭기 동작 클럭 신호를 논리 하이 상태로 천이시키는 아날로그 디지털 변환기
|
| 7 |
7
제 1 항에 있어서,외부 클럭 신호를 입력받고, 상기 외부 클럭 신호로부터 시스템 클럭 신호를 생성하는 시스템 클럭 생성부를 더 포함하는 아날로그 디지털 변환기
|
| 8 |
8
제 7 항에 있어서,상기 시스템 클럭 생성부는상기 외부 클럭 신호를 사용하여 제 1 시스템 클럭 신호를 생성하는 제 1 시스템 클럭 생성부; 및상기 제 1 시스템 클럭 신호를 미리 결정된 시간 지연 시켜 제 2 시스템 클럭 신호를 생성하는 제 2 시스템 클럭 생성부를 포함하는 아날로그 디지털 변환기
|
| 9 |
9
제 8 항에 있어서,상기 제 2 시스템 클럭 신호은 상기 아날로그 디지털 변환기의 동작을 위한 신호이고, 상기 제 1 시스템 클럭 신호는 상기 전처리 증폭기로 전력 공급을 위한 전력 제어 신호 생성을 위한 신호인 아날로그 디지털 변환기
|
| 10 |
10
제 1 항에 있어서,아날로그 입력 신호를 표본화하여 표본화된 아날로그 신호를 생성하는 입력 신호 표본화기; 및상기 표본화된 아날로그 신호로부터 디지털 신호 생성을 위한 기준 신호를 생성하는 기준 신호 생성기를 더 포함하는 아날로그 디지털 변환기
|
| 11 |
11
제 1 항에 있어서,상기 전처리 증폭기로 전력을 공급하는 전력 공급기를 더 포함하는 아날로그 디지털 변환기
|
| 12 |
12
제 11 항에 있어서,상기 전처리 증폭기는상기 전력 공급기에 연결되고, 상기 전력 제어 신호에 응답하여 상기 전력을 상기 전처리 증폭기로 공급 동작과 차단 동작 중 하나의 동작을 수행하는 스위치를 포함하는 아날로그 디지털 변환기
|
| 13 |
13
아날로그 디지털 변환기의 전력 절감 방법에 있어서,입력된 아날로그 신호와 기준 신호의 비교 결과를 출력하기 위한 전처리 증폭기로 전력을 공급하는 단계;상기 비교 결과에 따라 상기 아날로그 신호로부터 디지털 신호를 생성하는 중에 상기 디지털 신호에 포함된 데이터의 개수가 미리 설정된 개수를 초과하는지 판단하는 단계; 및상기 디지털 신호에 포함된 데이터의 개수가 미리 설정된 개수를 초과하면, 상기 전처리 증폭기로 공급되는 전력을 차단하는 단계를 포함하는 전력 절감 방법
|
| 14 |
14
제 13 항에 있어서,상기 전력을 공급하는 단계는 상기 전력을 공급하는 단계 이후에상기 전처리 증폭기의 동작을 활성화하기 위한 증폭기 클럭 신호를 입력하는 단계를 더 포함하는 전력 절감 방법
|
| 15 |
15
제 14 항에 있어서,상기 전력을 차단하는 단계는상기 증폭기 클럭 신호의 하강 에지의 개수가 미리 설정된 개수에 도달했는지를 카운트하고, 상기 카운트된 하강 에지의 개수가 미리 설정된 개수이면 상기 전처리 증폭기로 공급되는 전력을 차단하는 단계를 포함하는 전력 절감 방법
|
