| 1 |
1
기판 상에 형성되며 그 상면에 소오스/드레인 영역의 홈과 상기 홈 사이를 연결하기 위한 소정의 폭을 갖는 연결홈이 구비된 게이트 전극;상기 게이트 전극의 전체 상부면에 형성된 게이트 절연막;상기 연결홈에 형성된 소정의 폭을 갖는 갭을 중심으로 상기 소오스/드레인 영역의 홈 및 상기 연결홈 일부분의 게이트 절연막 상에 형성된 소오스/드레인 전극; 및아래면과 양측면이 상기 게이트 전극에 둘러싸이도록 상기 갭에 삽입되며 상기 소오스/드레인 전극을 연결하기 위한 적어도 하나의 분자로 구성된 채널영역을 포함하여 이루어진 쓰리-게이트 전계효과 분자트랜지스터
|
| 2 |
2
제 1 항에 있어서, 상기 게이트 전극은 일부분이 나노 폭을 갖는 도랑 형상으로 이루어진 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터
|
| 3 |
3
제 1 항에 있어서, 상기 소오스/드레인 영역의 홈과 이를 연결하는 연결홈은 I자 형상으로 이루어진 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터
|
| 4 |
4
제 1 항에 있어서, 상기 연결홈 및 상기 갭은 나노 폭을 갖도록 형성되는 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터
|
| 5 |
5
제 1 항에 있어서, 상기 분자는 단분자 또는 나노 입자들로 이루어진 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터
|
| 6 |
6
(a) 기판 상에 소오스/드레인 영역의 홈과 상기 홈 사이를 연결하기 위한 소정의 폭을 갖는 연결홈이 구비되도록 게이트 전극을 형성하는 단계;(b) 상기 게이트 전극의 전체 상부면에 게이트 절연막 및 금속패턴을 순차적으로 형성하는 단계;(c) 상기 금속패턴의 소오스/드레인 영역 사이에 소정의 전류를 통하여 상기 연결홈의 일부분에 전자이주현상에 의해 소정의 폭을 갖는 갭을 형성하는 단계; 및(d) 상기 갭에 적어도 하나의 분자를 삽입하여 상기 소오스/드레인 영역을 연결하는 채널을 형성하되, 상기 채널의 아래면과 양측면이 상기 게이트 전극에 둘러싸이도록 형성하는 단계를 포함하여 이루어진 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 7 |
7
제 6 항에 있어서, 상기 단계(a)는 상기 기판 표면에 금속 또는 다량의 불순물이 첨가되어 전기전도도가 높은 반도체 물질을 도포하고 패터닝하여 소오스/드레인 영역과 이들을 연결하는 나노 폭을 가지는 나노 선 영역으로 구성된 도랑 형상의 게이트 전극을 형성하되, 상기 도랑의 측벽이 수직형상을 가지도록 하는 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 8 |
8
제 6 항에 있어서, 상기 단계(b)에서, 상기 게이트 절연막은 상기 게이트 전극의 표면을 산화시키거나 상기 기판 전면에 절연막을 도포하여 형성되는 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 9 |
9
제 6 항에 있어서, 상기 단계(b)에서 상기 금속패턴은 소정의 금속물질을 도포하여 형성하되, 상기 소오스/드레인 영역의 홈 및 상기 연결홈의 측벽에 상기 금속물질이 증착되지 않도록 방향성이 좋고 스텝-커버리지가 낮은 증착법을 이용하여 형성되는 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 10 |
10
제 6 항에 있어서, 상기 단계(a)(c)에서, 상기 연결홈 및 상기 갭은 나노 폭을 갖도록 형성하는 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 11 |
11
제 6 항에 있어서, 상기 단계(d)에서, 상기 분자는 단분자 또는 나노 입자들인 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
| 12 |
11
제 6 항에 있어서, 상기 단계(d)에서, 상기 분자는 단분자 또는 나노 입자들인 것을 특징으로 하는 쓰리-게이트 전계효과 분자트랜지스터의 제조방법
|
