| 1 |
1
고유정보(ID정보)와 동기정보의 무작위 전송 및 동시 인식장치에 있어서, ID정보와 키 입력을 입력받는 제1 및 제2멀티플렉서(1-1,1-2)와, ID정보와 키 입력을 연산하여 전송시키기 위한 신호(ROR)와 ID값 변경 제어신호(CHGI)를 논리합 처리하는 제1논리합(OR)게이트(6)와, ID정보와 키 입력을 연산하여 전송시키기 위한 신호(ROR)와 키 값 변경 제어신호(CHGK)를 논리합 처리하는 제2논리합(OR)게이트(7)와, 상기 제1멀티플렉서(1-1)의 출력신호와 상기 제1논리합 게이트(6)의 출력신호를 입력받아 상기 제1멀티플렉서(1-1)를 통해 입력된 ID정보를 변경하여 출력하는 제1시프트레지스터(2)와, 상기 제2멀티플렉서(1-2)로부터 키 값을 입력받고, 상기 제2논리합 게이트(7)의 출력을 입력받아 메이저리티(Majority)법칙에 의한 동기를 검출하고 키 값을 변경하여 출력하는 제2시프트레지스터(3)와, 제1 및 제2시프트레지스터(2,3)의 출력을 배타적 논리합 처리하여 출력하는 배타적 논리합 게이트(8)을 구비하는 송신수단과 ; 키 값을 입력받는 제3멀티플렉서(1-2)와, 상기 제3멀티플렉서(1-2)의 출력신호와 ID정보와 동기정보를 검출하기 위한 제어신호(ID)를 입력받아 키 값을 출력하는 제3시프트레지스터(3)와, 스크램블링된 ID정보(IXD)와 1비트씩 오른쪽으로 옮기게 하는 제어신호(SHR)와, ID정보와 동기정보를 검출하기 위한 제어신호(LD)를입력받아 스크램블링된 ID정보 값을 출력하는 제4시프트레지스터(5)와, 상기 제3 및 제4시프트레지스터(3,5)의 출력과 동기를 결정하기 위한 임계값을 입력받아 90비트의 키 값으로 ID정보 비트별로 일대일 배타적 논리합 연산을 하여 ID정보와 동기정보가 검출되었음을 알리는 신호(IDDET)를 출력하는 검사수단(4)을 구비한 수신수단을 포함하는 것을 특징으로 하는 고유정보와 동기정보의 무작위 전송 및 동시 인식장치
|
