| 1 |
1
(a) 기판 상에 핀 구조 채널이 형성될 실리콘층 및 상기 핀 구조 채널 위에 게이트가 형성될 부분이 노출되도록 이온주입 방지막 패턴을 순차적으로 형성하는 단계;(b) 상기 이온주입 방지막 패턴 전면에 산소이온을 주입하여 상기 실리콘층에 산소이온 주입층을 형성하는 단계;(c) 상기 산소이온 주입층을 산소 분위기에서 열처리하여 산화막 매몰층으로 형성시키는 단계;(d) 상기 실리콘층을 일괄 이방성 플라즈마 식각하여 상기 산화막 매몰층을 포함하는 핀 구조 채널을 형성하는 단계;(e) 상기 산화막 매몰층을 과도 습식 식각에 노출시켜 빈 공간(Under cut)으로 형성하는 단계; 및(f) 게이트 물질을 상기 빈 공간 부분에 증착시켜 상기 핀 구조 채널 내부에 추가된 다중 게이트를 형성하는 단계;를 포함하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 2 |
2
제1항에 있어서, 상기 기판은 실리콘, 실리콘 게르마늄, 인장 실리콘, 인장 실리콘 게르마늄 또는 절연층 매몰 실리콘 중 어느 하나인 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 3 |
3
제1항에 있어서, 상기 산소주입 이온층의 높이는 상기 핀 구조 채널 높이의 1/3에서 2/3인 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 4 |
4
제1항에 있어서, 상기 (c) 단계의 열처리 온도는 900℃∼1100℃인 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 5 |
5
제4항에 있어서, 상기 (c) 단계의 산화막 매몰층 형성시, 상기 실리콘층에는 핀 구조 채널 형성시 하드 마스크 역할을 수행하는 표면 산화층이 형성되는 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 6 |
6
제1항에 있어서, 상기 (d) 단계의 이방성 플라즈마 식각시, 노출 및 현상기술을 이용하여 포토레지스트 패턴을 형성하여 활성영역을 형성하는 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 7 |
7
제1항에 있어서, 상기 (d) 단계 후, (d-1) 핀 구조 채널이 형성된 기판을 열산화하여 상기 플라즈마 식각시 손상받은 핀 구조 채널의 측면을 회복시키는 희생산화막을 형성하는 단계; 및 (d-2) 손상받은 핀 구조 채널의 측면과 상기 희생산화막을 습식 식각하는 단계;를 더 포함하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 8 |
8
제7항에 있어서, 상기 (d-2) 단계 후, 희생산화막 습식 식각시 습식시간을 조절하여 상기 산화막 매몰층을 과도 습식식각에 노출시켜 핀 구조 채널 가운데에 빈 공간을 형성하는 단계를 더 포함하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 9 |
9
제1항에 있어서, 상기 (e) 단계에서 상기 습식 식각은 선택비가 높은 묽은 불산(HF) 용액을 사용하는 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 10 |
10
제1항에 있어서, 상기 (f)단계에서 상기 게이트 물질은 피복비가 높은 폴리 실리콘 게이트 전극 물질을 사용하는 것을 특징으로 하는 추가 게이트를 갖는 3차원 핀 구조 전계 효과 트랜지스터 제조 방법
|
| 11 |
11
삭제
|
| 12 |
11
삭제
|
