| 1 |
1
a) 기판위에 p형 및 n형 열전 반도체 중 하나의 열전 반도체인 제1 열전 반도체층을 형성하는 단계;b) 상기 제1 열전 반도체층 위에 제1 절연층을 형성하는 단계;c) 상기 제1 절연층 위에 p형 및 n형 열전 반도체 중 나머지 다른 하나의 열전 반도체인 제2 열전 반도체층을 형성하는 단계; d) 상기 제1 열전 반도체층, 상기 제1 절연층 및 상기 제2 열전 반도체층으로 형성된 수직 배열층이 서로 이격된 다수의 셀로 분리되어 배열되도록 어레이 패터닝하는 단계; 그리고e) 상기 셀의 제1 열전 반도체층과 제2 열전 반도체층 중 하나의 열전 반도체층과 상기 셀과 이웃하는 셀의 제1 열전 반도체층과 제2 열전 반도체층 중 다른 하나의 열전 반도체층을 전기적으로 연결하는 전극을 형성하는 단계를 포함하는 박막형 열전모듈 제조방법
|
| 2 |
2
제1항에 있어서, 상기 단계 e)는f) 상기 셀 배열에서 교호적으로 위치하는 셀의 적어도 양단에서 상기 제1 열전 반도체층을 남기고 상기 제1 절연층 및 상기 제2 열전 반도체층을 제거하는 단계;g) 상기 셀과 셀 사이에 제2 절연층을 형성하는 단계; 그리고h) 양단이 제1 열전 반도체층만 남은 상기 셀의 제1 열전 반도체층을 그와 이웃하는 셀의 상기 제2 열전 반도체층과 전기적으로 연결하는 전극을 형성하는 단계 -상기 양단 중 일 단의 상기 전극은 일 방향으로 이웃하는 셀의 제2 열전 반도체층과 연결되고 타 단의 상기 전극은 타 방향으로 이웃하는 셀의 제2 열전 반도체층과 연결됨;를 포함하는 박막형 열전모듈 제조방법
|
| 3 |
3
제2항에 있어서, 상기 단계 f)에서 상기 제1 절연층 및 상기 제2 열전 반도체층의 제거는 상기 셀의 전체 상면에 걸쳐 수행되는 박막형 열전모듈 제조방법
|
| 4 |
4
제1항에 있어서, 상기 단계 a)는 열증착, 금속유기 화학 기상증착법, 분자선에피텍시, 스퍼터링 법 중 선택된 하나의 방법에 의해 수행되는 박막형 열전모듈 제조방법
|
| 5 |
5
제1항에 있어서, 상기 단계 b)는 열증착, 금속유기 화학 기상증착법, 분자선에피텍시, 스퍼터링 법 중 선택된 하나의 방법에 의해 수행되는 박막형 열전모듈 제조방법
|
| 6 |
6
제1항에 있어서, 상기 단계 c)는 열증착, 금속유기 화학 기상증착법, 분자선에피텍시, 스퍼터링 법 중 선택된 하나의 방법에 의해 수행되는 박막형 열전모듈 제조방법
|
| 7 |
7
제1항에 있어서, 상기 기판은 갈륨비소(GaAs), 사파이어, 파이렉스(Pyrex) 및 석영(SiO2) 중에서 선택된 하나의 단결정 웨이퍼인 박막형 열전모듈 제조방법
|
| 8 |
8
제1항에 있어서, 상기 n형 열전 반도체층은 Bi-Te 합금 및 Bi-Te 합금에 Se를 첨가한 재료 중 선택된 하나의 재료인 박막형 열전모듈 제조방법
|
| 9 |
9
제1항에 있어서, 상기 p형 열전 반도체층은 Bi-Te 합금 및 Bi-Te 합금에 Sb를 첨가한 재료 중 선택된 하나의 재료인 박막형 열전모듈 제조방법
|
| 10 |
10
제1항에 있어서, 상기 제1 절연층은 CdTe, ZnS 및 Si 중 선택된 하나의 재료인 박막형 열전모듈 제조방법
|
| 11 |
11
제1항에 있어서, 상기 전극은 다수의 금속 재료를 차례로 증착하여 형성되는 박막형 열전모듈 제조방법
|
