맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

확률 모델 기반의 저전력 ＢＩＳＴ 장치 및 방법

  • 기술번호 : KST2015125174
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 명세서에는 확률 모델 기반의 저전력 BIST(Built-In Self Test) 장치 및 방법이 개시된다. 확률 모델 기반의 저전력 BIST 장치는 랜덤 값을 생성하는 랜덤 값 생성 모듈, 상기 랜덤 값 및 기 결정된 확률 모델을 이용하여 천이억제신호를 발생하는 천이억제신호 발생 모듈 및 상기 천이억제신호에 따라 스캔 체인으로 입력되는 스캔 입력 값을 결정하는 입력 선택 모듈을 포함한다.
Int. CL G11C 29/12 (2006.01)
CPC G01R 31/318536(2013.01) G01R 31/318536(2013.01) G01R 31/318536(2013.01)
출원번호/일자 1020080023436 (2008.03.13)
출원인 연세대학교 산학협력단
등록번호/일자 10-0928627-0000 (2009.11.18)
공개번호/일자 10-2009-0098203 (2009.09.17) 문서열기
공고번호/일자 (20091126) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2008.03.13)
심사청구항수 17

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 강성호 대한민국 서울시 종로구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인 무한 대한민국 서울특별시 강남구 언주로 ***, *층(역삼동,화물재단빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.03.13 수리 (Accepted) 1-1-2008-0184065-06
2 선행기술조사의뢰서
Request for Prior Art Search		 2009.04.07 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2009.05.18 수리 (Accepted) 9-1-2009-0031238-42
4 의견제출통지서
Notification of reason for refusal		 2009.07.23 발송처리완료 (Completion of Transmission) 9-5-2009-0305483-19
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2009.09.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0577335-70
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2009.09.21 수리 (Accepted) 1-1-2009-0577336-15
7 등록결정서
Decision to grant		 2009.11.06 발송처리완료 (Completion of Transmission) 9-5-2009-0459533-15
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
회로 테스트에 사용되는 랜덤 값을 생성하는 랜덤 값 생성 모듈; 상기 랜덤 값 및 기 결정된 확률 모델을 이용하여 천이억제신호를 발생하는 천이억제신호 발생 모듈; 및 상기 천이억제신호에 따라 스캔 체인으로 입력되는 스캔 입력 값을 결정하는 입력 선택 모듈 을 포함하고, 상기 천이억제신호 발생 모듈은, 상기 확률 모델에 따라 n 비트의 카운터 값을 생성하는 카운터 모듈; 및 상기 랜덤 값 생성 모듈로부터 수신한 n 비트의 랜덤 값 및 상기 n 비트의 카운터 값을 상호 비교하여 상기 천이억제신호를 발생하는 비교 모듈 을 포함하는 확률 모델 기반의 저전력 BIST 장치
2 2
제1항에 있어서, 상기 회로 테스트는, 상기 회로에 관한 내장형 자체 테스트인 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
3 3
제2항에 있어서, 상기 회로는, 칩이고, 상기 내장형 자체 테스트는, 상기 칩 내부에서 생성된 테스트 패턴에 대응하는 테스트 결과를 분석하는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
4 4
삭제
5 5
제1항에 있어서, 상기 n은, 상기 랜덤 값 또는 카운터 값의 비트 수를 나타내는 자연수인 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
6 6
제1항에 있어서, 상기 확률 모델은, 상기 회로 테스트의 진행에 따른 천이억제확률의 변동에 따라 결정되는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
7 7
제1항에 있어서, 상기 확률 모델은, 상기 회로 테스트가 진행되는 동안 천이억제확률이 순차적으로 작아지도록 결정되는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
8 8
제7항에 있어서, 상기 천이억제확률이 순차적으로 작아지는 것은, 상기 회로 테스트가 진행되는 동안 상기 n 비트의 카운터 값이 순차적으로 작아지는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
9 9
제1항에 있어서, 상기 천이억제신호는, 상기 비교 결과에 따른 천이억제 필요여부에 따라 0 또는 1로 발생되는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
10 10
제1항에 있어서, 상기 비교 모듈은, 상기 비교 결과에 따라 천이억제가 필요한 경우, 상기 천이억제신호를 0으로 발생하고, 그리고 천이억제가 필요하지 않은 경우, 상기 천이억제신호를 1로 발생하는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
11 11
제1항에 있어서, 상기 비교 모듈은, 상기 비교결과 상기 n 비트의 카운터 값이 상기 n 비트의 랜덤 값보다 큰 경우, 상기 천이억제신호를 0으로 발생하는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
12 12
제1항에 있어서, 상기 입력 선택 모듈은, 상기 천이억제신호에 따라 천이억제가 필요한 경우, 상기 스캔 입력 값을 천이가 억제된 스캔 입력 값으로 결정하고, 그리고 천이억제가 필요하지 않은 경우, 상기 랜덤 값 생성 모듈로부터 수신한 1 비트 랜덤 값을 상기 스캔 입력 값으로 결정하는 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
13 13
제12항에 있어서, 상기 천이가 억제된 스캔 입력 값은, 상기 스캔 체인에 기 입력된 앞선 스캔 입력 값인 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
14 14
제12항에 있어서, 상기 천이억제가 필요한 경우는, 상기 천이억제신호가 0인 경우이고, 상기 천이억제가 필요하지 않은 경우는, 상기 천이억제신호가 1인 경우인 것을 특징으로 하는 확률 모델 기반의 저전력 BIST 장치
15 15
제1항에 있어서, 상기 확률 모델 기반의 저전력 BIST 장치는, 상기 스캔 입력 값을 상기 스캔 체인의 길이만큼 순차적으로 채운 후 상기 채워진 스캔 입력 값을 통해 상기 회로 테스트를 수행하는 테스트 수행 모듈 을 더 포함하는 확률 모델 기반의 저전력 BIST 장치
16 16
저전력 BIST 장치에 구현되는 저전력 BIST 방법에 있어서, 상기 저전력 BIST 장치에서, 회로 테스트에 사용되는 랜덤 값을 생성하는 단계; 상기 저전력 BIST 장치에서, 상기 랜덤 값 및 기 결정된 확률 모델을 이용하여 천이억제신호를 발생하는 단계; 및 상기 저전력 BIST 장치에서, 상기 천이억제신호에 따라 스캔 체인으로 입력되는 스캔 입력 값을 결정하는 단계 를 포함하고, 상기 천이억제신호를 발생하는 단계는, 상기 확률 모델에 따라 n 비트의 카운터 값을 생성하는 단계; 및 n 비트인 상기 랜덤 값 및 상기 n 비트의 카운터 값을 상호 비교하여 상기 천이억제신호를 발생하는 단계 를 포함하는 확률 모델 기반의 저전력 BIST 방법
17 17
삭제
18 18
제16항에 있어서, 상기 확률 모델 기반의 저전력 BIST 방법은, 상기 스캔 입력 값을 상기 스캔 체인의 길이만큼 순차적으로 채운 후 상기 채워진 스캔 입력 값을 통해 상기 회로 테스트를 수행하는 단계 를 더 포함하는 확률 모델 기반의 저전력 BIST 방법
19 19
제16항 또는 제18항의 방법을 수행하는 프로그램을 기록한 컴퓨터 판독 가능 기록매체
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 정보통신연구진흥원 연세대학교 산학협력단 대학IT연구센터육성지원 IT SOC 설계 기술 연구