맞춤기술찾기

이전대상기술

반도체 소자 및 그 제조 방법

  • 기술번호 : KST2015125585
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 산화하프늄(HfO2) 게이트 절연막에 플라즈마 원자층 증착 공정(plasma-enhanced atomic layer deposition, PE-ALD)을 이용하여 원하는 위치에 산화티타늄(TiO2)층을 첨가하여 금속 게이트 전계효과 트랜지스터(p-type metal gate metal-oxide-semiconductor field effect transistor, p-MOSFET)의 유효일함수(effective work function, EWF)를 효과적으로 조절할 수 있는 반도체 소자 제조 방법이 제공된다. 메탈 게이트의 페르미레벨피닝 현상(fermi level pinning, FLP)을 줄일 수 있다. 금속 게이트, 페르미레벨피닝 현상, 일함수, 전계효과트랜지스터
Int. CL H01L 29/78 (2006.01) H01L 21/336 (2006.01)
CPC H01L 29/42312(2013.01) H01L 29/42312(2013.01) H01L 29/42312(2013.01) H01L 29/42312(2013.01)
출원번호/일자 1020090119304 (2009.12.03)
출원인 연세대학교 산학협력단
등록번호/일자 10-1081949-0000 (2011.11.03)
공개번호/일자 10-2011-0062545 (2011.06.10) 문서열기
공고번호/일자 (20111110) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2009.12.03)
심사청구항수 15

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김형준 대한민국 서울특별시 영등포구
2 김우희 대한민국 서울특별시 성북구
3 맹완주 대한민국 경상북도 포항시 남구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 오세준 대한민국 서울특별시 강남구 테헤란로 *길 ** *층(역삼동)(특허법인 고려)
2 권혁수 대한민국 서울특별시 강남구 언주로 ***, *층(삼일빌딩, 역삼동)(KS고려국제특허법률사무소)
3 송윤호 대한민국 서울특별시 강남구 언주로 *** (역삼동) *층(삼일빌딩)(케이에스고려국제특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 연세대학교 산학협력단 대한민국 서울특별시 서대문구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2009.12.03 수리 (Accepted) 1-1-2009-0748345-93
2 의견제출통지서
Notification of reason for refusal
2011.04.13 발송처리완료 (Completion of Transmission) 9-5-2011-0199309-21
3 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2011.06.03 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2011-0420694-67
4 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2011.06.03 수리 (Accepted) 1-1-2011-0420693-11
5 등록결정서
Decision to grant
2011.10.20 발송처리완료 (Completion of Transmission) 9-5-2011-0606965-99
6 출원인정보변경(경정)신고서
Notification of change of applicant's information
2011.12.15 수리 (Accepted) 4-1-2011-5252006-10
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.24 수리 (Accepted) 4-1-2013-5062749-37
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.06.24 수리 (Accepted) 4-1-2013-5088566-87
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.09.25 수리 (Accepted) 4-1-2014-5114224-78
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
기판 위에 제1 산화금속막을 형성하는 단계; 상기 제1 산화금속막 위에 상기 제1 산화금속막의 금속보다 전자친화도가 큰 금속을 포함하며 상기 제1 산화금속막보다 유전율이 높은 제2 산화금속막을 형성하는 단계; 그리고, 상기 기판 위에 게이트 전극을 형성하는 단계를 포함하는 반도체 소자 제조 방법
2 2
청구항 1에 있어서, 상기 제1 산화금속막을 형성하는 단계는 산화하프늄막을 형성하는 단계를 포함하고, 상기 제2 산화금속막을 형성하는 단계는 산화티타늄막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
3 3
청구항 2에 있어서, 상기 산화티타늄막은 원자층증착방법을 사용하여 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
4 4
청구항 2에 있어서, 상기 산화티타늄막은 상기 산화하프늄막보다 얇게 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
5 5
삭제
6 6
삭제
7 7
삭제
8 8
삭제
9 9
청구항 2에 있어서, 상기 산화하프늄막을 상기 기판 위에 형성한 후에 상기 산화티타늄막을 상기 산화하프늄막 위에 형성하는 것을 특징으로 하는 반도체 소자 제조 방법
10 10
청구항 9에 있어서, 상기 산화티타늄막은 상기 산화하프늄막보다 얇게 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
11 11
기판 위에 산화하프늄막을 형성하는 단계; 상기 기판 위에 산화금속막을 형성하는 단계, 상기 산화금속막의 유전율은 상기 산화하프늄막의 유전율보다 높고, 상기 산화금속막의 금속의 전자친화도는 산화하프늄막의 하프늄의 전자친화도 보다 크며;그리고, 상기 기판 위에 금속 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
12 12
청구항 11에 있어서, 상기 산화금속막을 형성하는 단계는 산화티타늄막을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자 제조 방법
13 13
삭제
14 14
청구항 12에 있어서, 상기 산화티타늄막은 상기 산화하프늄막보다 얇게 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
15 15
청구항 14에 있어서, 상기 산화티타늄막은 원자층증착방법을 사용하여 형성되는 것을 특징으로 하는 반도체 소자 제조 방법
16 16
청구항 12에 있어서, 상기 산화하프늄막을 상기 기판 위에 형성한 후에 상기 산화티타늄막을 상기 산화하프늄막 위에 형성하고 상기 금속 게이트를 상기 산화티타늄막 위에 형성하는 것을 특징으로 하는 반도체 소자 제조 방법
17 17
기판 위에 형성된 금속 게이트 전극; 그리고, 상기 기판과 상기 금속 게이트 전극 사이에 배치된 다층 게이트 절연막을 포함하며, 상기 다층 게이트 절연막은 산화하프늄막 및 산화금속막을 포함하고, 상기 산화금속막의 유전율은 상기 산화하프늄막의 유전율보다 높고, 상기 산화금속막의 금속의 전자친화도는 상기 하프늄의 전자친화도보다 높은 것을 특징으로 하는 반도체 소자
18 18
청구항 17에 있어서, 상기 산화금속막은 산화티타늄막을 포함하는 것을 특징으로 하는 반도체 소자
19 19
청구항 18에 있어서, 상기 산화티타늄막의 두께는 상기 산화하프늄막보다 얇은 것을 특징으로 하는 반도체 소자
20 20
청구항 19에 있어서, 상기 산화티타늄막은 상기 기판과 상기 산화하프늄막 사이에 배치되는 것을 특징으로 하는 반도체 소자
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.