| 1 |
1
디지털 아날로그 변환기의 출력 신호와, 시작 클럭에서 양의 값을 갖는 램프 신호의 차이에 해당하는 테스트 값을 구하는 단계; 및
상기 테스트 값이 오차 범위 내에 있는지 검사하는 단계를 포함하되,
상기 테스트 값을 구하는 단계 및 상기 오차 범위 내에 있는지 검사하는 단계는 상기 디지털 아날로그 변환기의 내부에서 수행되는 디지털 아날로그 변환기의 내장 테스트 방법
|
| 2 |
2
제1 항에 있어서,
상기 양의 값은 1 LSB 인 디지털 아날로그 변환기의 내장 테스트 방법
|
| 3 |
3
제1 항에 있어서,
상기 램프 신호의 기울기는 클럭당 1 LSB의 값을 갖는 디지털 아날로그 변환기의 내장 테스트 방법
|
| 4 |
4
제1 항에 있어서,
상기 테스트 값이 일정한 오차 범위 내에 있는지 검사하기 전,
상기 테스트 값을 증폭하는 단계를 더 포함하는 디지털 아날로그 변환기의 내장 테스트 방법
|
| 5 |
5
제4 항에 있어서,
상기 오차 범위가 ±A 인 경우, 상기 오차 범위 내에 있는지 검사하는 단계는 상기 테스트 값이 상기 (1-A)*K LSB 보다 크고, (1+A)*K LSB 보다 작은지 검사하는 단계를 포함하되,
상기 K는 실수이고, 상기 테스트 값의 증폭률인 디지털 아날로그 변한기의 내장 테스트 방법
|
| 6 |
6
제1 항에 있어서,
상기 테스트 값을 구하는 단계는, 제n-1 클럭의 상기 디지털 아날로그 변환기의 출력 값과 제n 클럭의 상기 디지털 아날로그 변환기의 출력 값의 차이에 해당하는 차동 비선형성 테스트 값을 구하는 단계를 포함하고,
상기 오차 범위 내에 있는지 검사하는 단계는, 상기 차동 비선형성 테스트 값이 상기 오차 범위 내에 있는지 검사하는 단계를 포함하되,
상기 n 은 정수인 디지털 아날로그 변환기의 내장 테스트 방법
|
| 7 |
7
제6 항에 있어서,
상기 차동 비선형성 테스트 값을 구하기 전,
상기 제n 클럭의 상기 디지털 아날로그 변환기의 출력 값을 저장하는 단계; 및
상기 제n-1 클럭의 상기 디지털 아날로그 변환기의 출력 값을 저장하는 단계를 더 포함하는 디지털 아날로그 변환기의 내장 테스트 방법
|
| 8 |
8
제7 항에 있어서,
상기 차동 비선형성 테스트 값을 증폭하는 단계를 더 포함하는 디지털 아날로그 변환기의 내장 테스트 방법
|
| 9 |
9
제8 항에 있어서,
상기 오차 범위가 ±A 인 경우, 상기 오차 범위 내에 있는지 검사하는 단계는 상기 차동 비선형성 테스트 값이 상기 (1-A)*K LSB 보다 크고, (1+A)*K LSB 보다 작은지 검사하는 단계를 포함하되,
상기 K는 실수이고, 상기 테스트 값의 증폭률인 디지털 아날로그 변한기의 내장 테스트 방법
|
| 10 |
10
시작 클럭에서 양의 값을 갖는 램프 신호를 발생하는 램프 신호 발생기;
제1 입력 신호를 발생하는 카운터;
제1 입력 신호를 제1 출력 신호로 변환하는 디지털 아날로그 변환기;
상기 램프 신호 및 상기 제1 출력 신호의 차이에 해당하는 테스트 값을 구하는 차동 증폭기를 포함하되,
상기 램프 신호 발생기, 상기 카운터 및 상기 차동 증폭기는 상기 디지털 아날로그 변환기에 내장되는 디지털 아날로그 변환기의 내장 테스트 회로
|
| 11 |
11
제10 항에 있어서,
상기 양의 값은 1 LSB 인 디지털 아날로그 변환기의 내장 테스트 회로
|
| 12 |
12
제10 항에 있어서,
상기 램프 신호의 기울기는 클럭당 1 LSB의 값을 갖는 디지털 아날로그 변환기의 내장 테스트 회로
|
| 13 |
13
제12 항에 있어서,
상기 차동 증폭기는 상기 테스트 값을 K배 증폭하되, 상기 k는 실수인 디지털 아날로그 변환기의 내장 테스트 회로
|
| 14 |
14
제13 항에 있어서,
상기 테스트 값과 상한 오차 값의 차이를 구하는 제1 콤프레이터; 및
상기 테스트 값과 하한 오차 값의 차이를 구하는 제2 콤프레이터를 더 포함하되,
상기 테스트 값의 오차 범위가 ±A LSB 인 경우, 상기 상한 오차 값은 (1-A)*K LSB 이고, 상기 하한 오차 값은 (1+A)*K LSB 인 디지털 아날로그 변환기의 내장 테스트 회로
|
| 15 |
15
제14 항에 있어서,
상기 카운터는 제2 입력 신호를 발생하고, 상기 디지털 아날로그 변환기는 상기 제2 입력 신호를 제2 출력 신호로 변환하고,
상기 차동 증폭기는 제n-1 클럭의 상기 디지털 아날로그 변환기의 제2 출력 신호와 제n 클럭의 상기 디지털 아날로그 변환기의 제2 출력 신호의 차이에 해당하는 차동 비선형성 테스트 값을 구하고,
상기 제1 콤프레이터는 상기 차동 비선형성 테스트 값과 상기 상한 오차 값의 차이를 구하고, 상기 제2 콤프레이터는 상기 차동 비선형성 테스트 값과 상기 하한 오차값을 구하되,
상기 n 은 정수인 디지털 아날로그 변환기의 내장 테스트 회로
|
| 16 |
16
제15 항에 있어서,
상기 디지털 아날로그 변환기의 내장 테스트 회로는,
상기 제n 클럭의 상기 디지털 아날로그 변환기의 상기 제2 출력 신호를 저장하는 제1 커패시터;
상기 제n-1 클럭의 상기 디지털 아날로그 변환기의 상기 제2 출력 신호를 저장하는 제2 커패시터를 더 포함하는 디지털 아날로그 변환기의 내장 테스트 회로
|
| 17 |
17
제16 항에 있어서,
상기 디지털 아날로그 변환기의 내장 테스트 회로는,
상기 제1 커패시터와 상기 디지털 아날로그 변환기를 연결하고, 상기 제n-1 클럭 동안 닫혀 있는 제1 스위치; 및
상기 제2 커패시터와 상기 디지털 아날로그 변환기를 연결하고, 상기 제n 클럭 동안 닫혀 있는 제2 스위치를 더 포함하는 디지털 아날로그 변환기의 내장 테스트 회로
|
