| 1 |
1
제1 기판,상기 제1 기판 위에 위치하는 포토 트랜지스터 그리고상기 포토 트랜지스터와 연결되는 스위칭 트랜지스터를 포함하고,상기 포토 트랜지스터는 상기 제1 기판 위에 위치하는 광차단막, 상기 광차단막 위에 상기 광차단막과 접촉하여 위치하는 제1 게이트 전극, 상기 제1 게이트 전극 위에 상기 광차단막과 중첩하여 위치하는 제1 반도체층, 상기 제1 반도체층 위에 위치하는 제1 소스 전극 및 제1 드레인 전극을 포함하고,상기 스위칭 트랜지스터는 상기 제1 기판 위에 위치하는 제2 게이트 전극, 상기 제2 게이트 전극 위에 위치하며 상기 제2 게이트 전극과 중첩하는 제2 반도체층, 상기 제2 반도체층 위에 위치하는 제2 소스 전극 및 제2 드레인 전극을 포함하고,상기 제1 반도체층은 상기 포토 트랜지스터의 제1 채널을 포함하고, 상기 제2 반도체층은 상기 스위칭 트랜지스터의 제2 채널을 포함하며,상기 제1 반도체층 및 상기 제2 반도체층은 동일한 층에 위치하며,상기 제1 반도체층은 상기 제1 기판과 상기 제1 소스 전극 사이 또는 상기 제1 기판과 상기 제1 드레인 전극 사이에 위치하고, 상기 제2 반도체층은 상기 제1 기판과 상기 제2 소스 전극 사이 또는 상기 제1 기판과 상기 제2 소스 전극 사이에 위치하며,상기 제1 반도체층 및 상기 제2 반도체층은 결정질 실리콘 게르마늄을 포함하는 표시 장치
|
| 2 |
2
제1항에서,상기 제1 게이트 전극에 전원선이 연결되고, 상기 전원선은 상기 제1 게이트 전극과 동일한 층에 형성되는 표시 장치
|
| 3 |
3
제2항에서,상기 제1 드레인 전극은 상기 제2 드레인 전극과 연결되어 있는 표시 장치
|
| 4 |
4
제3항에서,상기 제2 게이트 전극에 연결되는 게이트선을 더 포함하는 표시 장치
|
| 5 |
5
제4항에서,상기 전원선과 상기 게이트선은 동일한 층에 위치하는 표시 장치
|
| 6 |
6
제5항에서,상기 전원선은 상기 제1 게이트 전극에 네거티브 바이어스 전압을 인가하는 표시 장치
|
| 7 |
7
제1항에서,상기 포토 트랜지스터 위에 위치하는 차광 부재를 더 포함하는 표시 장치
|
| 8 |
8
제7항에서,상기 차광 부재는 상기 제1 반도체층과 중첩하는 표시 장치
|
| 9 |
9
제8항에서,상기 차광 부재는 적외선 투과율이 0
|
| 10 |
10
제1항에서,상기 제1 소스 전극에 연결되어 있는 소스 신호선을 더 포함하는 표시 장치
|
| 11 |
11
제10항에서,상기 제2 소스 전극에 연결되어 있는 리드아웃 신호선을 더 포함하는 표시 장치
|
| 12 |
12
제1항에서,상기 제1 기판과 대향하는 제2 기판 그리고상기 제2 기판 위에 위치하는 화소 트랜지스터를 더 포함하는 표시 장치
|
| 13 |
13
제1항에서,상기 제1 게이트 전극과 상기 제1 드레인 전극이 중첩하여 상기 제1 반도체층에서 발생하는 누설 전류를 축적하는 유지 커패시터가 형성되는 표시 장치
|
| 14 |
14
제1 기판 위에 광차단막을 형성하는 단계,상기 제1 기판 위에 광차단막과 접촉하는 제1 게이트 전극을 형성하는 단계,상기 제1 기판 위에 제2 게이트 전극을 포함하는 게이트선을 형성하는 단계,상기 제1 게이트 전극, 상기 제2 게이트 전극, 및 상기 게이트선을 덮도록 게이트 절연막을 형성하는 단계,상기 게이트 절연막 위에 상기 제1 게이트 전극과 대응하는 제1 반도체층과 상기 제2 게이트 전극과 대응하는 제2 반도체층을 형성하는 단계,상기 제1 반도체층 위에 서로 마주보는 제1 소스 전극 및 제1 드레인 전극과 상기 제2 반도체층 위에서 서로 마주보는 제2 소스 전극 및 제2 드레인 전극을 형성하는 단계 그리고상기 제1 소스 전극, 상기 제1 드레인 전극, 상기 제2 소스 전극 및 상기 제2 드레인 전극을 덮도록 보호막을 형성하는 단계를 포함하고,상기 제1 반도체층과 상기 제2 반도체층을 형성하는 단계는 상기 게이트 절연막 위에 결정질 실리콘 게르마늄을 포함하는 반도체 물질층을 형성하는 단계, 상기 제1 소스 전극과 상기 제1 드레인 전극 사이에 위치하는 상기 제1 반도체층에 제1 채널을 형성하고, 상기 제2 소스 전극과 상기 제2 드레인 전극 사이에 위치하는 상기 제2 반도체층에 제2 채널을 형성하는 단계 및 상기 반도체 물질층을 열처리하는 단계를 포함하는 표시 장치 제조 방법
|
| 15 |
15
제14항에서,상기 반도체 물질층을 형성하는 단계는 실리콘(Si) 소스와 게르마늄(Ge) 소스를 사용하여 코스퍼터링 방법(Co-Sputtering)으로 형성하는 표시 장치 제조 방법
|
| 16 |
16
제15항에서,상기 반도체 물질층을 열처리하는 단계는 400도 이상의 온도에서 수행하는 표시 장치 제조 방법
|
| 17 |
17
제16항에서,상기 제1 반도체층과 상기 제2 반도체층은 동시에 형성되는 표시 장치 제조 방법
|
| 18 |
18
제17항에서,상기 코스퍼터링 방법으로 상기 반도체 물질층을 형성하는 단계는 상기 실리콘 소스와 상기 게르마늄 소스 각각에 독립적으로 연결된 전원 장치의 파워를 조절하여 상기 실리콘 소스와 상기 게르마늄 소스의 조성을 조절하는 표시 장치 제조 방법
|
| 19 |
19
삭제
|
| 20 |
20
제14항에서,상기 제1 소스 전극과 연결된 소스 신호선 및 상기 제2 소스 전극과 연결된 리드아웃 신호선을 형성하는 단계를 더 포함하는 표시 장치 제조 방법
|
| 21 |
21
제20항에서,상기 게이트선과 동일한 층에 상기 제1 게이트 전극과 연결되는 전원선을 형성하는 단계를 더 포함하는 표시 장치 제조 방법
|
| 22 |
22
제15항에서,상기 코스퍼터링 방법으로 상기 반도체 물질층을 형성하는 단계는 수소 가스를 포함한 상태에서 수행하는 표시 장치 제조 방법
|
| 23 |
23
제14항에서,상기 보호막 위에 상기 제1 반도체층과 중첩하도록 차광 부재를 형성하는 단계를 더 포함하는 표시 장치 제조 방법
|
| 24 |
24
제23항에서,상기 차광 부재는 적외선 투과율이 0
|
| 25 |
25
제14항에서,상기 제1 기판과 대향하는 제2 기판 그리고상기 제2 기판 위에 위치하는 화소 트랜지스터를 형성하는 단계를 더 포함하는 표시 장치 제조 방법
|
