맞춤기술찾기

이전대상기술

선형뺄셈기를 이용한 저전력 전압 증폭기 및 이를 이용한아날로그-디지털 변환기

  • 기술번호 : KST2015132495
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 선형뺄셈기를 이용한 저전력 전압 증폭기 및 이를 이용한 아날로그-디지털 변환기가 개시된다. 그 저전력 전압 증폭기는 두 개의 입력단자를 가지며, 두 입력단자의 신호의 차를 출력하되, 두 입력단자 중 하나는 전원전압과 연결되고 다른 하나는 제1입력신호와 연결되는 선형뺄셈기; 제2입력신호와 연결되는 게이트 단자, 접지와 연결되는 드레인단자, 및 출력신호와 연결되는 소스단자를 구비하며, 벌크노드가 그 소스단자에 연결되는 제1PMOS 트랜지스터; 및 선형뺄셈기의 출력단자와 연결되는 게이트 단자, 전원전압과 연결되는 소스 단자 및 제1PMOS 트랜지스터의 소스단자와 연결되는 드레인 단자를 구비하며, 벌크노드가 그 소스 단자와 연결되며, 제1PMOS트랜지스터의 소스-게이트 전압과 동일한 소스-게이트 전압을 갖는 제2PMOS 트랜지스터를 포함함을 특징으로 한다. 본 발명에 의하면, 전력소모와 차지하는 면적을 효과적으로 줄일 수 있다. 특히 상기 저전력 전압증폭기를 이용한 아날로그-디지털 변환기에 의하면, 파이프라인 아날로그-디지털 변환기의 각 단에 종래의 연산증폭기를 이용한 잔여증폭기 대신 본 발명에 의한 선형뺄셈기를 이용한 전압증폭기를 이용할 경우, 전력소모와 칩 면적을 효과적으로 줄일 수 있다.
Int. CL H03M 1/12 (2006.01) H03F 3/00 (2006.01)
CPC H03F 1/223(2013.01) H03F 1/223(2013.01) H03F 1/223(2013.01) H03F 1/223(2013.01)
출원번호/일자 1020050063117 (2005.07.13)
출원인 고려대학교 산학협력단
등록번호/일자
공개번호/일자 10-2007-0008132 (2007.01.17) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 거절
심사진행상태 수리
심판사항 심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2005.07.13)
심사청구항수 1

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김수원 대한민국 서울특별시 서초구
2 김길수 대한민국 서울특별시 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2005.07.13 수리 (Accepted) 1-1-2005-0378154-07
2 대리인해임신고서
Report on Dismissal of Agent
2006.03.14 수리 (Accepted) 1-1-2006-0177184-97
3 대리인해임신고서
Report on Dismissal of Agent
2006.03.14 수리 (Accepted) 1-1-2006-0177175-86
4 선행기술조사의뢰서
Request for Prior Art Search
2006.05.11 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2006.06.13 수리 (Accepted) 9-1-2006-0037787-11
6 의견제출통지서
Notification of reason for refusal
2006.08.24 발송처리완료 (Completion of Transmission) 9-5-2006-0486091-55
7 명세서등보정서
Amendment to Description, etc.
2006.10.24 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0768273-58
8 의견서
Written Opinion
2006.10.24 수리 (Accepted) 1-1-2006-0767876-01
9 거절결정서
Decision to Refuse a Patent
2007.01.18 발송처리완료 (Completion of Transmission) 9-5-2007-0027987-95
10 명세서 등 보정서(심사전치)
Amendment to Description, etc(Reexamination)
2007.03.07 보정승인 (Acceptance of amendment) 7-1-2007-0009357-78
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2007.03.22 수리 (Accepted) 4-1-2007-5043540-16
12 심사전치출원의 심사결과통지서
Notice of Result of Reexamination
2007.03.29 발송처리완료 (Completion of Transmission) 9-5-2007-0168093-11
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
16 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
17 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
18 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
두 개의 입력단자를 가지며, 상기 두 개의 입력단자에 입력되는 신호의 차를 출력하되, 상기 두 입력단자 중 하나는 전원전압과 연결되고 다른 하나는 제1입력신호와 연결되는 선형뺄셈기; 제2입력신호와 연결되는 게이트 단자, 접지와 연결되는 드레인단자, 및 출력신호와 연결되는 소스단자를 구비하며, 벌크노드가 상기 소스단자에 연결되는 제1PMOS 트랜지스터; 및 상기 선형뺄셈기의 출력단자와 연결되는 게이트 단자, 전원전압과 연결되는 소스 단자 및 상기 제1PMOS 트랜지스터의 소스단자와 연결되는 드레인 단자를 구비하며, 벌크노드가 상기 소스 단자와 연결되며, 상기 제1PMOS 트랜지스터와 정합관계로서 상기 제1PMOS트랜지스터의 소스-게이트 전압과 동일한 소스-게이트 전압을 갖는 제2PMOS 트랜지스터를 포함하는 선형뺄셈기를 이용한 저전력 전압 증폭기
2 2
제1항에 있어서, 상기 선형뺄셈기는제1입력신호와 연결되는 게이트 단자, 접지와 연결되는 소스단자를 구비하며, 벌크노드가 상기 소스단자에 연결되는 제1NMOS 트랜지스터; 및 상기 제1NMOS 트랜지스터의 드레인 단자와 연결되는 소스단자, 전원전압과 연결되는 게이트 단자 및 전원전압과 연결되는 드레인 단자를 구비하며, 벌크노드가 상기 소스단자와 연결되며, 상기 제1NMOS 트랜지스터와 정합관계로서 상기 제1트랜지스터의 게이트-소스 전압과 동일한 게이트-소스전압을 갖는 제2NMOS 트랜지스터를 포함함을 특징으로 하는 선형뺄셈기를 이용한 저전력 전압 증폭기
3 3
제1항 또는 제2항에 있어서, 상기 제1NMOS트랜지스터의 제1입력신호와 상기 제1PMOS트랜지스터의 제2입력신호는 동일하고, 상기 제2PMOS트랜지스터의 출력단자는 상기 제1NMOS트랜지스터의 제1입력신호와 상기 제1PMOS트랜지스터의 제2입력신호를 합한 전압더블러 회로임을 특징으로 하는 선형뺄셈기를 이용한 저전력 전압 증폭기
4 4
아날로그 신호를 N비트의 디지털 신호로 변환하는 아날로그-디지털 변환기에 있어서,상기 N비트의 디지털 신호는 N개의 단들이 직렬연결되고, 상기 각 비트는 하나의 단에 대응되며, 상기 각 단은 적어도 하나의 지연소자와, 상기 이전 단에의 출력신호를 샘플링 및 홀딩하는 S/H부;상기 S/H부의 출력신호를 디지털 신호로 변환하여, 한 비트의 디지털 신호로 출력하는 AD변환기;상기 AD변환기의 한 비트의 디지털 출력신호를 아날로그 신호로 변환하는 DA변환기;상기 S/H부의 출력신호와 상기 DA변환기의 출력신호의 차를 출력하는 뺄셈부; 및상기 뺄셈부의 출력을 증폭하는 제1항의 저전력 전압증폭기를 구비하는 것을 특징으로 하는 아날로그-디지털 변환기
5 5
제4항에 있어서, 상기 저전력 전압증폭기의 각 단은 지연소자를 이용하여 출력신호의 출력시간을 조절함을 특징으로 하는 아날로그-디지털 변환기
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.