| 1 |
1
서로 다른 지연량을 갖는 발진신호를 출력하는 복수 개의 딜레이모듈을 포함하는 딜레이부; 및상기 딜레이부의 복수 개의 딜레이모듈로부터 서로 다른 지연량을 갖는 발진신호를 입력받아, 복수 개의 각 딜레이모듈 내 인버터의 개수와 상기 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱한 값에 기초하여 공정상태를 판단하는 비교판단부;를 포함하되,상기 공정상태의 판단결과에 따라 전류의 양을 감소시키거나, 반도체 소자의 전원전압이 변화하도록 제어하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 시스템
|
| 2 |
2
제1항에 있어서,상기 딜레이모듈은적어도 하나의 인버터를 포함하는 제1 딜레이모듈; 및 적어도 하나의 인버터와 커패시터를 포함하는 제2 딜레이모듈;을 포함하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 시스템
|
| 3 |
3
제2항에 있어서, 상기 비교판단부는상기 제1 딜레이모듈 내 인버터의 개수와 상기 제1 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱하여 생성되는 제1 연산값이 상기 제2 딜레이모듈의 인버터 개수와 상기 제2 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱하여 생성되는 제2 연산값보다 작은 경우, 공정상태가 불량하다고 판단하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 시스템
|
| 4 |
4
제3항에 있어서,상기 비교판단부는적어도 하나의 D 플립플롭(D - Flip Flop)을 포함하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 시스템
|
| 5 |
5
딜레이부 내 복수 개의 딜레이모듈이 복수 개의 서로 다른 지연량을 갖는 발진신호를 출력하는 발진신호출력단계;비교판단부가 상기 복수 개의 딜레이모듈로부터 복수 개의 서로 다른 지연량을 갖는 발진신호를 입력받는 발진신호입력단계;상기 비교판단부가 각 딜레이모듈 내 인버터의 개수와 상기 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱하여 연산값을 생성하는 연산단계; 및상기 비교판단부가 상기 복수 개의 딜레이모듈에 대한 복수 개의 연산값을 상호 비교하여 공정상태를 판단하는 공정상태판단단계;를 포함하되,상기 공정상태의 판단결과에 따라 전류의 양을 감소시키거나, 반도체 소자의 전원전압이 변화하도록 제어하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 방법
|
| 6 |
6
제5항에 있어서, 상기 공정상태판단단계는복수 개의 딜레이모듈 중 제1 딜레이모듈 내 인버터 개수와 상기 제1 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱하여 생성되는 제1 연산값이 상기 복수 개의 딜레이 모듈 중 제2 딜레이모듈 내 인버터 개수와 상기 제2 딜레이모듈로부터 입력받은 발진신호의 서로 다른 지연량의 차이를 곱하여 생성되는 제2 연산값보다 큰 경우에는 상기 비교판단부가 공정상태가 양호하다고 판단하거나, 상기 제1 연산값과 제2 연산값이 동일한 경우에는 공정상태가 정상이라고 판단하거나, 상기 제1 연산값이 제2 연산값보다 작은 경우에는 공정상태가 불량하다고 판단하는 것을 특징으로 하는 반도체 소자의 공정상태 감지 방법
|
| 7 |
7
제5항 내지 제6항 중 어느 한 항에 따른 방법을 컴퓨터로 실행하기 위한 프로그램이 기록된 컴퓨터 판독가능 기록매체
|
