맞춤기술찾기

이전대상기술

MOSFET의 문턱전압 추출 회로

  • 기술번호 : KST2015131378
  • 담당센터 : 서울동부기술혁신센터
  • 전화번호 : 02-2155-3662
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 MOSFET(Metal Oxide Semiconductor Field Effect Transistor)의 문턱 전압 추출의 정확성을 제고시킬 수 있는 문턱 전압 추출 회로에 관한 것이다. 본 명세서에서 개시하는 문턱 전압 추출 회로는 MOSFET의 문턱전압의 추출을 위한 사전 전압을 추출하는 사전 전압 추출부; 및 상기 사전 전압과 상기 문턱전압의 추출을 위한 기준 전압간의 전압 차를 추출하여, 상기 전압 차를 상기 문턱전압으로 하는 전압 차 추출부를 포함하고, 상기 두 추출부를 각각 P-MOS 트랜지스터만의 조합으로 구현하여 본 발명의 기술적 과제를 해결한다.
Int. CL H01L 21/66 (2006.01) H03K 19/0175 (2006.01)
CPC G05F 3/242(2013.01) G05F 3/242(2013.01)
출원번호/일자 1020070105128 (2007.10.18)
출원인 고려대학교 산학협력단
등록번호/일자 10-0924367-0000 (2009.10.23)
공개번호/일자 10-2009-0039461 (2009.04.22) 문서열기
공고번호/일자 (20091030) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.10.18)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김길수 대한민국 서울 성북구
2 김수원 대한민국 서울 성북구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 현종철 대한민국 서울특별시 중구 다산로 **, *층 특허법인충현 (신당동, 두지빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 고려대학교 산학협력단 대한민국 서울특별시 성북구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2007.10.18 수리 (Accepted) 1-1-2007-0746494-61
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.05 수리 (Accepted) 4-1-2008-5034712-96
3 선행기술조사의뢰서
Request for Prior Art Search
2008.09.08 수리 (Accepted) 9-1-9999-9999999-89
4 선행기술조사보고서
Report of Prior Art Search
2008.10.10 수리 (Accepted) 9-1-2008-0062095-91
5 의견제출통지서
Notification of reason for refusal
2009.03.31 발송처리완료 (Completion of Transmission) 9-5-2009-0139754-82
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2009.05.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2009-0313525-24
7 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2009.05.25 수리 (Accepted) 1-1-2009-0313519-50
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2009.06.09 수리 (Accepted) 4-1-2009-5111177-32
9 등록결정서
Decision to grant
2009.09.29 발송처리완료 (Completion of Transmission) 9-5-2009-0402863-53
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2010.08.12 수리 (Accepted) 4-1-2010-5149278-93
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.02.11 수리 (Accepted) 4-1-2014-5018243-16
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.04.22 수리 (Accepted) 4-1-2014-5049934-62
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.10.10 수리 (Accepted) 4-1-2019-5210941-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
MOSFET의 문턱전압(VT)의 추출을 위한 사전 전압(VY)을 추출하는 사전 전압 추출부; 및 상기 사전 전압(VY)과 상기 문턱전압(VT)의 추출을 위한 기준 전압(VREF)간의 전압차(VY-VREF)를 추출하여 상기 문턱전압(VT=VY-VREF)으로 하는 전압 차 추출부를 포함하고, 상기 두 추출부는 각각 P-MOS 트랜지스터만의 조합으로 구현되는 것을 특징으로 하는 MOSFET의 문턱전압 추출 회로
2 2
삭제
3 3
제 1 항에 있어서, 상기 두 추출부 각각의 조합은 외형비(aspect ratio)가 동일한 P-MOS 트랜지스터 2개를 캐스케이드(cascade) 연결시킨 회로와 외형비가 동일한 P-MOS 트랜지스터 2개를 캐스케이드(cascade) 연결시킨 또 다른 회로의 병렬 연결로 이루어지는 것을 특징으로 하는 MOSFET의 문턱전압 추출 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.