요약 | 본 발명은 출력 클록의 지터(Jitter)를 증가시키는 스퍼(spur)를 줄일 수 있는 디지털 위상 고정 루프 회로에 관한 것이다.본 발명의 일실시예에 의한 디지털 위상 고정 루프 회로는 기준 클록과 피드백 클록의 위상 차이 정보를 검출하는 위상 검출부; 상기 검출된 위상 차이 정보를 이용하여 디지털 제어 코드를 생성하는 디지털 필터- 상기 디지털 제어 코드는 현재 위상 차이 정보와 이전 위상 차이 정보를 이용하여 생성됨-; 상기 생성된 디지털 제어 코드에 근거하여 출력 클록을 생성하는 디지털 제어 발진기- 상기 디지털 제어 발진기는 상기 현재 위상 차이 정보와 상기 이전 위상 차이 정보가 변화가 있는 경우에만 조절됨-; 및 상기 출력 클록의 주파수를 분주하여 상기 피드백 클록을 생성하는 분주기를 포함할 수 있다. |
---|---|
Int. CL | H03L 7/08 (2006.01) |
CPC | H03L 7/107(2013.01) H03L 7/107(2013.01) H03L 7/107(2013.01) H03L 7/107(2013.01) H03L 7/107(2013.01) H03L 7/107(2013.01) |
출원번호/일자 | 1020130044025 (2013.04.22) |
출원인 | 고려대학교 산학협력단 |
등록번호/일자 | 10-1494515-0000 (2015.02.11) |
공개번호/일자 | 10-2014-0126033 (2014.10.30) 문서열기 |
공고번호/일자 | (20150223) 문서열기 |
국제출원번호/일자 | |
국제공개번호/일자 | |
우선권정보 | |
법적상태 | 등록 |
심사진행상태 | 수리 |
심판사항 | |
구분 | 신규 |
원출원번호/일자 | |
관련 출원번호 | |
심사청구여부/일자 | Y (2013.04.22) |
심사청구항수 | 6 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 고려대학교 산학협력단 | 대한민국 | 서울특별시 성북구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 김철우 | 대한민국 | 서울 성북구 |
2 | 송준영 | 대한민국 | 서울 동대문구 |
3 | 황세욱 | 대한민국 | 서울 성동구 |
4 | 배상근 | 대한민국 | 서울 종로구 |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 최관락 | 대한민국 | 서울특별시 강남구 강남대로**길 ** (역삼동) 동림빌딩 *층(아이피즈국제특허법률사무소) |
2 | 송인호 | 대한민국 | 서울특별시 강남구 강남대로**길 ** (역삼동) 동림빌딩 *층(아이피즈국제특허법률사무소) |
3 | 민영준 | 대한민국 | 서울특별시 강남구 남부순환로 ****, *층(도곡동, 차우빌딩)(맥스국제특허법률사무소) |
번호 | 이름 | 국적 | 주소 |
---|---|---|---|
1 | 고려대학교 산학협력단 | 대한민국 | 서울특별시 성북구 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 [Patent Application] Patent Application |
2013.04.22 | 수리 (Accepted) | 1-1-2013-0349228-84 |
2 | 선행기술조사의뢰서 Request for Prior Art Search |
2013.12.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 Report of Prior Art Search |
2014.01.09 | 수리 (Accepted) | 9-1-2014-0001702-41 |
4 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.02.11 | 수리 (Accepted) | 4-1-2014-5018243-16 |
5 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2014.04.22 | 수리 (Accepted) | 4-1-2014-5049934-62 |
6 | 의견제출통지서 Notification of reason for refusal |
2014.10.14 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0699858-73 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 [Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation) |
2014.11.20 | 수리 (Accepted) | 1-1-2014-1119946-22 |
8 | [명세서등 보정]보정서 [Amendment to Description, etc.] Amendment |
2014.11.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-1119947-78 |
9 | 등록결정서 Decision to grant |
2015.02.04 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0084237-17 |
10 | [출원서등 보정]보정서 [Amendment to Patent Application, etc.] Amendment |
2016.06.02 | 수리 (Accepted) | 1-1-2016-0535482-31 |
11 | 출원인정보변경(경정)신고서 Notification of change of applicant's information |
2019.10.10 | 수리 (Accepted) | 4-1-2019-5210941-09 |
번호 | 청구항 |
---|---|
1 |
1 기준 클록과 피드백 클록의 위상 차이 정보를 검출하는 위상 검출부;상기 검출된 위상 차이 정보를 이용하여 디지털 제어 코드를 생성하는 디지털 필터- 상기 디지털 제어 코드는 현재 위상 차이 정보와 이전 위상 차이 정보를 이용하여 생성됨-;상기 생성된 디지털 제어 코드에 근거하여 출력 클록을 생성하는 디지털 제어 발진기- 상기 디지털 제어 발진기는 상기 현재 위상 차이 정보와 상기 이전 위상 차이 정보가 변화가 있는 경우에만 조절됨-; 상기 출력 클록의 주파수를 분주하여 상기 피드백 클록을 생성하는 분주기; 및 상기 기준 클록 및 상기 피드백 클록에 근거하여 상기 출력 클록의 주파수를 조절하는 주파수 조정부를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
2 |
2 삭제 |
3 |
3 제 1 항에 있어서, 상기 위상 검출부는상기 기준 클록과 상기 피드백 클록의 위상 차이 정보를 검출하여 위상 차이만큼의 펄스 폭을 갖는 신호를 출력하는 위상 차 출력기;위상 차이만큼의 펄스 폭을 갖는 신호를 디지털 코드로 변환하는 시간 디지털 변환기를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
4 |
4 제 3 항에 있어서, 상기 위상 차이만큼의 펄스 폭을 갖는 신호는업(Up) 신호 및 다운(Down) 신호를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
5 |
5 제 3 항에 있어서, 상기 시간 디지털 변환기는상기 위상 차이만큼의 펄스 폭을 갖는 신호가 디지털 코드로 변환된 후, 리셋(reset)되는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
6 |
6 제 3 항에 있어서, 상기 디지털 필터는상기 시간 디지털 변환기를 통해 출력되는 디지털 코드를 바이너리(Binary) 코드로 변환하는 코드 변환부를 포함하는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
7 |
7 제 3 항에 있어서, 상기 디지털 필터는이전에 생성된 디지털 제어 코드를 이용하여 현재 디지털 제어 코드를 생성하는 것을 특징으로 하는 디지털 위상 고정 루프 회로 |
지정국 정보가 없습니다 |
---|
패밀리정보가 없습니다 |
---|
순번 | 연구부처 | 주관기관 | 연구사업 | 연구과제 |
---|---|---|---|---|
1 | 미래창조과학부 | 고려대학교 산학협력단 | 중견연구자지원 | 해상도, 전압 및 동작 속도조절 가능한 자동차 센서용 아날로그 IP 연구 |
특허 등록번호 | 10-1494515-0000 |
---|
표시번호 | 사항 |
---|---|
1 |
출원 연월일 : 20130422 출원 번호 : 1020130044025 공고 연월일 : 20150223 공고 번호 : 특허결정(심결)연월일 : 20150204 청구범위의 항수 : 6 유별 : H03L 7/08 발명의 명칭 : 디지털 위상 고정 루프 회로 존속기간(예정)만료일 : |
순위번호 | 사항 |
---|---|
1 |
(권리자) 고려대학교 산학협력단 서울특별시 성북구... |
제 1 - 3 년분 | 금 액 | 139,500 원 | 2015년 02월 11일 | 납입 |
제 4 년분 | 금 액 | 120,400 원 | 2018년 01월 08일 | 납입 |
제 5 년분 | 금 액 | 86,000 원 | 2019년 02월 11일 | 납입 |
제 6 년분 | 금 액 | 86,000 원 | 2020년 01월 28일 | 납입 |
번호 | 서류명 | 접수/발송일자 | 처리상태 | 접수/발송번호 |
---|---|---|---|---|
1 | [특허출원]특허출원서 | 2013.04.22 | 수리 (Accepted) | 1-1-2013-0349228-84 |
2 | 선행기술조사의뢰서 | 2013.12.09 | 수리 (Accepted) | 9-1-9999-9999999-89 |
3 | 선행기술조사보고서 | 2014.01.09 | 수리 (Accepted) | 9-1-2014-0001702-41 |
4 | 출원인정보변경(경정)신고서 | 2014.02.11 | 수리 (Accepted) | 4-1-2014-5018243-16 |
5 | 출원인정보변경(경정)신고서 | 2014.04.22 | 수리 (Accepted) | 4-1-2014-5049934-62 |
6 | 의견제출통지서 | 2014.10.14 | 발송처리완료 (Completion of Transmission) | 9-5-2014-0699858-73 |
7 | [거절이유 등 통지에 따른 의견]의견(답변, 소명)서 | 2014.11.20 | 수리 (Accepted) | 1-1-2014-1119946-22 |
8 | [명세서등 보정]보정서 | 2014.11.20 | 보정승인간주 (Regarded as an acceptance of amendment) | 1-1-2014-1119947-78 |
9 | 등록결정서 | 2015.02.04 | 발송처리완료 (Completion of Transmission) | 9-5-2015-0084237-17 |
10 | [출원서등 보정]보정서 | 2016.06.02 | 수리 (Accepted) | 1-1-2016-0535482-31 |
11 | 출원인정보변경(경정)신고서 | 2019.10.10 | 수리 (Accepted) | 4-1-2019-5210941-09 |
기술정보가 없습니다 |
---|
과제고유번호 | 1415128784 |
---|---|
세부과제번호 | H0301-13-1007 |
연구과제명 | 차세대 융·복합 시스템용 아날로그IP 핵심설계기술개발 |
성과구분 | 출원 |
부처명 | 미래창조과학부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201006~201312 |
기여율 | 0.5 |
연구개발단계명 | 기타 |
6T분류명 | IT(정보기술) |
과제고유번호 | 1415131014 |
---|---|
세부과제번호 | 10041082 |
연구과제명 | HDMI, DisplayPort, MHL connectivity를 지원하는 D-TV용 Multi-port 일체형 인터페이스 및 3D-TV용 2D to 3D 영상변환 SoC 개발 |
성과구분 | 출원 |
부처명 | 산업통상자원부 |
연구관리전문기관명 | |
연구주관기관명 | |
성과제출연도 | 2013 |
연구기간 | 201112~201409 |
기여율 | 0.5 |
연구개발단계명 | 개발연구 |
6T분류명 | IT(정보기술) |
[1020140125894] | 다채널 부화면 처리장치 및 처리방법(Apparatus and method for processing Multi-channel PIP) | 새창보기 |
---|---|---|
[1020140105997] | 고정 비트 레이트로 부화면 영상을 압축하는 부화면 처리 장치 및 방법(APPARATUS AND METHOD FOR PROCESSING PIP FOR CONSTANT BIT RATE COMPRESSION) | 새창보기 |
[1020130168450] | 실리콘 카바이드 쇼트키 다이오드 및 그의 제조 방법 | 새창보기 |
[1020130167249] | 측면 확산 MOS 소자 및 그의 제조 방법 | 새창보기 |
[1020130154405] | 순방향 터널링에 의한 저전력 터널링 전계효과 트랜지스터 | 새창보기 |
[1020130154142] | 파이프라인 ADC | 새창보기 |
[1020130118683] | 디시-디시 벅 컨버터 | 새창보기 |
[1020130114936] | 출력전압의 풀 스윙이 가능한 디지털 아날로그 변환기 및 변환 방법 | 새창보기 |
[1020130108080] | 3D 이미지 변환 장치 및 그 방법 | 새창보기 |
[1020130098518] | PIP 처리 장치 및 방법 | 새창보기 |
[1020130093164] | 혼합 영상에서 3D 입체 영상 변환 방법 및 이를 기록한 기록 매체 | 새창보기 |
[1020130083327] | 커패시터-저항 하이브리드 DAC를 이용한 SAR ADC | 새창보기 |
[1020130066455] | 주파수 고정 장치 | 새창보기 |
[1020130063276] | 클록 및 데이터 복원 장치 | 새창보기 |
[1020130063271] | 멀티채널 인터페이스 장치 | 새창보기 |
[1020130055951] | 지연 셀을 사용하지 않는 시간-디지털 변환기 및 이를 포함하는 위상 고정 루프 | 새창보기 |
[1020130054983] | 디지털 위상 고정 루프 장치 | 새창보기 |
[1020130044025] | 디지털 위상 고정 루프 회로 | 새창보기 |
[1020130028712] | 데이터 송신 방법 및 장치 | 새창보기 |
[1020130023136] | ESD 보호회로 | 새창보기 |
[1020130017413] | 터널링 전계효과 트랜지스터를 이용한 비휘발성 메모리 소자 및 그 제조방법 | 새창보기 |
[1020130017211] | 저전압 적분기 회로 | 새창보기 |
[1020120052537] | 독립된 듀얼 게이트의 핀펫 구조를 갖는 터널링 전계효과 트랜지스터 및 그 제조방법 | 새창보기 |
[1020120039957] | 타임 인터리브드 전처리 증폭 장치 및 이를 이용한 폴딩-인터폴레이션 아날로그-디지털 변환기 | 새창보기 |
[1020120025574] | 비교기, 아날로그 디지털 컨버터, 램프신호 기울기 보정회로, 이를 포함하는 CMOS 이미지센서 및 이에 따른 램프 신호 기울기 보정방법 | 새창보기 |
[1020120005253] | 입력 샘플링 시간 부정합을 최소화한 이중 채널 ADC | 새창보기 |
[1020120005252] | 채널 간 부정합 문제를 최소화한 4채널 파이프라인 SAR ADC | 새창보기 |
[1020110134603] | 데이터 통신 수신기용 적응형 등화기 | 새창보기 |
[1020110112304] | 정전기 방전 보호 장치 | 새창보기 |
[1020110112043] | 다중 출력을 위한 전류 공급 장치 | 새창보기 |
[1020110108556] | 깊이 센서를 이용한 팔 운동 측정 방법 및 이를 기록한 기록매체 | 새창보기 |
[1020110095906] | 초음파 진단 장치의 아날로그 빔포머 | 새창보기 |
[1020110092954] | 매몰절연막에 고정 전하층을 갖는 트랜지스터 및 그 제조방법 | 새창보기 |
[1020110090485] | 비대칭 T형 전기기계 메모리 소자 | 새창보기 |
[1020110082461] | EMI 감소를 위한 액정 표시 장치의 내부 패널 인터페이스 장치 | 새창보기 |
[1020110080686] | ESD 보호소자 | 새창보기 |
[1020110071900] | ESD 보호소자 | 새창보기 |
[1020110066884] | 전류 감지를 이용한 전류 공급 장치 | 새창보기 |
[1020110064286] | ESD 보호소자 | 새창보기 |
[1020110061381] | 증폭기를 공유하는 회로에서 메모리 효과를 제거하는 장치 및 방법 | 새창보기 |
[1020100087100] | 레인지―스케일링 기법이 적용된 파이프라인 구조의 ADC (Analog-to-Digital Converter using range-scaling method) | 새창보기 |
[1020100079077] | 이차원 INL bounded 스위칭 기법을 사용하는 DAC (Digital-to-Analog Converter using 2D INL bounded switching scheme) | 새창보기 |
[1020100075309] | 커패시터 및 증폭기를 공유하는 ADC (Analog-to-Digital Converter sharing capacitors and amplifiers) | 새창보기 |
[1020100027826] | 다중 부분 정합 기법을 이용한 전류 구동 방식의 DAC (Current steering DAC based on a multi-local matching technique) | 새창보기 |
[1020100027825] | 가변 이득 증폭기를 갖는 ADC (ADC using Variable Gain Amplifier) | 새창보기 |
[1020100002352] | 디스플레이 및 모바일용 PMIC 및 BMIC 개발의 사업수행 결과로서 취득한 지식재산권 및 기타 노하우 | 새창보기 |
[KST2015131335][고려대학교] | 광대역 위상 고정 루프 장치 | 새창보기 |
---|---|---|
[KST2015225815][고려대학교] | 클럭 데이터 복원 회로 및 그의 동작 방법(CLOCK DATA RECOVERY CIRCUIT AND OPERATING METHOD THEREOF) | 새창보기 |
[KST2018008029][고려대학교] | 낸드 딜레이를 이용한 버스트 모드 클록 데이터 리커버리 방법 및 클록 데이터 리커버리 회로 | 새창보기 |
[KST2015131223][고려대학교] | 구분 선형 변조 방식을 이용한 클럭 발생기 및 구분 선형변조 방식을 이용한 클럭 발생 방법 | 새창보기 |
[KST2015131144][고려대학교] | 주파수 전압 변환기 기반의 클럭 생성 장치 및 주파수 전압변환기 기반의 클럭 생성 장치를 이용한 인터페이스 장치 | 새창보기 |
[KST2015134415][고려대학교] | 비동기식 디지털 위상 고정 루프 | 새창보기 |
[KST2016011325][고려대학교] | 서브 샘플링 위상 고정 루프 회로 기반의 분수배 주파수 합성기 및 그 방법(SUB-SAMPLING PHASE LOCKED LOOP BASED FRACTIONAL-N FREQUENCY SYNTHESIZER AND METHOD USING THE SAME) | 새창보기 |
[KST2023003067][고려대학교] | 구동 장치 및 이를 포함하는 거리 측정 센서 | 새창보기 |
[KST2015133340][고려대학교] | 디지털 위상 고정 루프 장치 | 새창보기 |
[KST2019023252][고려대학교] | 주파수 검출 장치 및 그 방법과, 이를 이용한 클럭 및 데이터 복원 회로 | 새창보기 |
[KST2020016457][고려대학교] | 지연 고정 루프 | 새창보기 |
[KST2015131725][고려대학교] | 롱 텀 지터를 최소화 한 클럭발생기 | 새창보기 |
[KST2015231111][고려대학교] | 클록 주파수 체배기 및 이를 포함하는 클록/데이터 복원 회로(CLOCK MULTIPLIER AND CLOCK/DATA RECOVERY CIRCUIT COMPRISING THE SAME) | 새창보기 |
[KST2015231109][고려대학교] | 위상 고정 루프 및 그 인젝션 락킹 방법(PHASE LOCKED LOOP AND INJECTION LOCKING METHOD FOR THE SAME) | 새창보기 |
[KST2015134426][고려대학교] | 혼합형 위상 검출기 및 그 방법 | 새창보기 |
[KST2017010128][고려대학교] | 서브 샘플링 위상 고정 루프 회로 기반의 스프레드 스펙트럼 클록 발생기 및 그 방법(SUB-SAMPLING PHASE LOCKED LOOP BASED SPREAD SPECTRUM CLOCK GENERATOR AND METHOD THE SAME) | 새창보기 |
[KST2022000979][고려대학교] | 듀얼-도메인 서브 샘플링 위상 고정 루프 | 새창보기 |
[KST2015134662][고려대학교] | 주파수 고정 장치 | 새창보기 |
[KST2015132543][고려대학교] | 클록 데이터 복원 회로 | 새창보기 |
[KST2015228661][고려대학교] | 클럭 및 데이터 복원 회로 및 그 방법(CIRCUIT AND METHOD FOR CLOCK AND DATA RECOVERY) | 새창보기 |
[KST2022009071][고려대학교] | 기준 클록 생성 회로를 포함하는 듀티 사이클 보정 회로 | 새창보기 |
[KST2015133033][고려대학교] | 클럭 생성 회로 | 새창보기 |
[KST2015133319][고려대학교] | 지연 셀을 사용하지 않는 시간-디지털 변환기 및 이를 포함하는 위상 고정 루프 | 새창보기 |
[KST2015134546][고려대학교] | 주파수 체배 시스템 및 그 제어 방법 | 새창보기 |
[KST2015133425][고려대학교] | 반도체 집적 회로 및 클럭 동기화 방법 | 새창보기 |
[KST2022014594][고려대학교] | 적응형 위상 회전자 지연 고정 루프 및 그 동작 방법 | 새창보기 |
심판사항 정보가 없습니다 |
---|