1 |
1
샘플링 페이즈에서 입력 전압을 샘플하여 홀드 하고, 증폭 페이즈에서 상기 입력 전압과 레퍼런스 전압 차이를 증폭기를 통해 증폭하여 출력 단자에 전달하는 제1 커패시터부; 및상기 샘플링 페이즈에서 상기 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 입력 전압에서 상기 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1 커패시터부에 전달하는 제2 커패시터부를 포함하고,상기 제1 커패시터부는 Y형 연결된 세 개의 커패시터들을 포함하고, 상기 세 개의 커패시터는 제1 공통 노드(VX)를 통해 서로 연결되고, 상기 세 개의 커패시터 중에서 특정 커패시터는 상기 제2 커패시터부와 연결되며, 상기 특정 커패시터, 상기 제2 커패시터부, 및 상기 증폭기의 인풋은 제2 공통 노드를 통해 서로 연결되는 멀티플라잉 디지털-아날로그 컨버터
|
2 |
2
제1항에 있어서,상기 샘플링 페이즈에서 상기 입력 전압을 상기 Y형 연결된 세 개의 커패시터들 중 제1 커패시터로 전달하는 제1 샘플 앤드 홀드부;상기 증폭 페이즈에서 상기 제1 커패시터를 상기 출력 단자로 연결하는 제2 샘플 앤드 홀드부; 및상기 샘플링 페이즈에서 상기 입력 전압을 상기 제2 커패시턴스부로 전달하는 제3 샘플 앤드 홀드부를 더 포함하는 멀티플라잉 디지털-아날로그 컨버터
|
3 |
3
제2항에 있어서,상기 제1 샘플 앤드 홀드부, 상기 제2 샘플 앤드 홀드부, 및 상기 제3 샘플 앤드 홀드부 중 적어도 하나는 부트스트랩 스위치를 포함하는 멀티플라잉 디지털-아날로그 컨버터
|
4 |
4
제2항에 있어서,상기 제2 커패시터부 및 상기 Y형 연결된 세 개의 커패시터들 중 상기 제1 커패시터와 상이한 제2 커패시터는 OP AMP의 네거티브 인풋에 연결되고, 상기 OP AMP의 포지티브 인풋은 그라운드 되는 멀티플라잉 디지털-아날로그 컨버터
|
5 |
5
제1항에 있어서,상기 Y형 연결된 상기 세 개의 커패시터들 및 상기 제2 커패시터부에 포함되는 커패시터는 동일한 커패시턴스를 가지는 멀티플라잉 디지털-아날로그 컨버터
|
6 |
6
제1항에 있어서,상기 레퍼런스 전압은 상기 입력 전압을 상기 멀티플라잉 디지털-아날로그 컨버터 이전 단계에서 측정한 이전 단계의 디지털 값에 따라 결정되는 아날로그 전압 레벨인 멀티플라잉 디지털-아날로그 컨버터
|
7 |
7
샘플링 페이즈에서 양의 입력 전압을 샘플하여 홀드 하고, 증폭 페이즈에서 상기 입력 전압과 제1 레퍼런스 전압 차이를 증폭기를 통해 증폭하여 제1 출력 단자에 전달하는 제1정 커패시터부;상기 샘플링 페이즈에서 상기 양의 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 양의 입력 전압에서 상기 제1 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1 커패시터부에 전달하는 제2정 커패시터부;상기 샘플링 페이즈에서 음의 입력 전압을 샘플하여 홀드 하고, 상기 증폭 페이즈에서 상기 음의 입력 전압과 제2 레퍼런스 전압 차이를 증폭하여 제2 출력 단자에 전달하는 제1부 커패시터부; 및상기 샘플링 페이즈에서 상기 음의 입력 전압을 샘플하여 홀드하고, 상기 증폭 페이즈에서 상기 음의 입력 전압에서 상기 제2 레퍼런스 전압을 감산한 상기 전압 차이를 상기 제1부 커패시터부에 전달하는 제2부 커패시터부를 포함하고,상기 제1정 커패시터부는 제1 Y형 연결된 세 개의 커패시터들을 포함하고, 상기 제1부 커패시터부는 제2 Y형 연결된 세 개의 커패시터들을 포함하며,상기 제1 Y형 연결된 세 개의 커패시터는 제1 공통 노드(VPX)를 통해 서로 연결되고, 상기 제1 Y형 연결된 세 개의 커패시터 중에서 제1 특정 커패시터는 상기 제2정 커패시터부와 연결되며, 상기 제1 특정 커패시터, 상기 제2정 커패시터부, 및 상기 증폭기의 제1 인풋은 제2 공통 노드를 통해 서로 연결되고,상기 제2 Y형 연결된 세 개의 커패시터는 제3 공통 노드(VNX)를 통해 서로 연결되고, 상기 제2 Y형 연결된 세 개의 커패시터 중에서 제2 특정 커패시터는 상기 제2부 커패시터부와 연결되며, 상기 제1 특정 커패시터, 상기 제2부 커패시터부, 및 상기 증폭기의 제2 인풋은 제4 공통 노드를 통해 서로 연결되는 차동 모드 멀티플라잉 디지털-아날로그 컨버터
|
8 |
8
제7항에 있어서,상기 샘플링 페이즈에서 상기 양의 입력 전압을 상기 제1 Y형 연결된 세 개의 커패시터들 중 제1정 커패시터로 전달하는 제1정 샘플 앤드 홀드부;상기 증폭 페이즈에서 상기 제1정 커패시터를 상기 제1 출력 단자로 연결하는 제2정 샘플 앤드 홀드부;상기 샘플링 페이즈에서 상기 양의 입력 전압을 상기 제2정 커패시턴스부로 전달하는 제3정 샘플 앤드 홀드부;상기 샘플링 페이즈에서 상기 음의 입력 전압을 상기 제2 Y형 연결된 세 개의 커패시터들 중 제1부 커패시터로 전달하는 제1부 샘플 앤드 홀드부;상기 증폭 페이즈에서 상기 제1부 커패시터를 상기 제2 출력 단자로 연결하는 제2부 샘플 앤드 홀드부; 및상기 샘플링 페이즈에서 상기 음의 입력 전압을 상기 제2부 커패시턴스부로 전달하는 제3부 샘플 앤드 홀드부를 더 포함하는 차동 모드 멀티플라잉 디지털-아날로그 컨버터
|
9 |
9
제8항에 있어서,상기 제1정 샘플 앤드 홀드부, 상기 제2정 샘플 앤드 홀드부, 상기 제3정 샘플 앤드 홀드부, 상기 제1부 샘플 앤드 홀드부, 상기 제2부 샘플 앤드 홀드부 및 상기 제3부 샘플 앤드 홀드부 중 적어도 하나는 부트스트랩 스위치를 포함하는 차동 모드 멀티플라잉 디지털-아날로그 컨버터
|
10 |
10
제8항에 있어서,상기 제2정 커패시터부 및 상기 제1 Y형 연결된 세 개의 커패시터들 중 상기 제1정 커패시터와 상이한 제2정 커패시터는 OP AMP의 포지티브 인풋에 연결되고,상기 제2부 커패시터부 및 상기 제2 Y형 연결된 세 개의 커패시터들 중 상기 제1부 커패시터와 상이한 제2부 커패시터는 OP AMP의 네거티브 인풋에 연결되는 차동 모드 멀티플라잉 디지털-아날로그 컨버터
|
11 |
11
제7항에 있어서,상기 제1 레퍼런스 전압은 상기 양의 입력 전압을 상기 차동 모드 멀티플라잉 디지털-아날로그 컨버터 이전 단계에서 측정한 이전 단계의 제1 디지털 값에 따라 결정되는 아날로그 전압 레벨이고,상기 제2 레퍼런스 전압은 상기 음의 입력 전압을 상기 차동 모드 멀티플라잉 디지털-아날로그 컨버터 이전 단계에서 측정한 이전 단계의 제2 디지털 값에 따라 결정되는 아날로그 전압 레벨인 차동 모드 멀티플라잉 디지털-아날로그 컨버터
|
12 |
12
제2 커패시터부에서 샘플링 페이즈의 입력 전압을 샘플하여 홀드하는 단계;상기 제2 커패시터부에서 증폭 페이즈의 상기 입력 전압에서 레퍼런스 전압을 감산한 전압 차이를 제1 커패시터부에 전달하는 단계;상기 제1 커패시터부에서 상기 샘플링 페이즈의 상기 입력 전압을 샘플하여 홀드하는 단계; 및상기 제1 커패시터부에서 상기 증폭 페이즈의 상기 입력 전압과 상기 레퍼런스 상기 전압 차이를 증폭기를 통해 증폭하여 출력 단자에 전달하는 단계를 포함하고,상기 제1 커패시터부는 Y형 연결된 세 개의 커패시터들을 포함하고, 상기 세 개의 커패시터는 제1 공통 노드(VX)를 통해 서로 연결되고, 상기 세 개의 커패시터 중에서 특정 커패시터는 상기 제2 커패시터부와 연결되며, 상기 특정 커패시터, 상기 제2 커패시터부, 및 상기 증폭기의 인풋은 제2 공통 노드를 통해 서로 연결되는 멀티플라잉 디지털-아날로그 변환 방법
|
13 |
13
제12항에 있어서,제1 샘플 앤드 홀드부에서 상기 샘플링 페이즈의 상기 입력 전압을 상기 Y형 연결된 세 개의 커패시터들 중 제1 커패시터로 전달하는 단계; 및제2 샘플 앤드 홀드부에서 상기 증폭 페이즈의 상기 제1 커패시터를 상기 출력 단자로 연결하고, 제3 샘플 앤드 홀드부에서 상기 샘플링 페이즈의 상기 입력 전압을 상기 제2 커패시턴스부로 전달하는 단계를 더 포함하는 멀티플라잉 디지털-아날로그 변환 방법
|
14 |
14
제13항에 있어서,상기 제2 커패시터부 및 상기 Y형 연결된 세 개의 커패시터들 중 상기 제1 커패시터와 상이한 제2 커패시터는 OP AMP의 네거티브 인풋에 연결되고, 상기 OP AMP의 포지티브 인풋은 그라운드 되는 멀티플라잉 디지털-아날로그 변환 방법
|
15 |
15
제12항에 있어서,상기 입력 전압을 상기 멀티플라잉 디지털-아날로그 컨버터 이전 단계에서 측정한 이전 단계의 디지털 값에 따라 상기 레퍼런스 전압을 결정하는 단계를 더 포함하는 멀티플라잉 디지털-아날로그 변환 방법
|