| 1 |
1
제1 레벨의 전압에서 제2 레벨의 전압으로 천이하는 제1 출력 클럭에 따라 구동되는 제1 반도체 칩;제3 레벨의 전압에서 제4 레벨의 전압으로 천이하는 제2 출력 클럭에 따라 구동되는 제2 반도체 칩; 및상기 제1 출력 클럭과 상기 제2 출력 클럭을 입력받아, 상기 제1 출력 클럭의 위상을 상기 제2 출력 클럭의 위상에 동기시켜 출력하는 클럭 싱크로나이저를 포함하고, 상기 클럭 싱크로나이저는 발진 신호를 이용하여 동기화를 구현하는 반도체 시스템
|
| 2 |
2
제1항에 있어서, 상기 클럭 싱크로나이저는,상기 제2 출력 클럭에 대응하는 제2 입력 클럭을 1 클럭 시간보다 1 단위 지연 시간만큼 적게 지연시킨 복제 클럭을 출력하는 레플리커 지연부; 상기 제1 출력 클럭에 대응하는 제1 입력 클럭과 상기 복제 클럭을 입력받아, 상기 제1 입력 클럭과 상기 복제 클럭의 라이징 에지 또는 폴링 에지의 논리 조합을 이용하여 상기 복제 클럭에 대응하는 제1 거친 지연 신호를 생성하는 제1 거친 지연부;상기 제1 입력 클럭과 상기 제2 입력 클럭을 입력받아, 상기 제1 입력 클럭과 상기 제2 입력 클럭의 라이징 에지 또는 폴링 에지의 논리 조합을 이용하여 상기 제2 입력 클럭에 대응하는 제2 거친 지연 신호를 출력하는 제2 거친 지연부;상기 제1 거친 지연 신호와 상기 제2 거친 지연 신호 중 어느 하나와 상기 제1 입력 클럭의 위상을 비교하여 보간 제어 신호를 생성하는 보간 제어 신호 생성부; 및상기 보간 제어 신호를 이용하여 상기 제1 거친 지연 신호와 상기 제2 거친 지연 신호를 선형적으로 보간한 내부 출력 신호를 출력하는 선형 보간부를 포함하는 반도체 시스템
|
| 3 |
3
제2항에 있어서, 상기 보간 제어 신호 생성부는,상기 제1 거친 지연 신호와 상기 제2 거친 지연 신호 중 어느 하나와 상기 제1 입력 클럭의 위상을 비교하여 위상차 신호를 출력하는 2단 타임-디지털 변환부; 및상기 위상차 신호를 써모미터 코드의 보간 제어 신호로 변환하여 출력하는 보간 제어부를 포함하는 반도체 시스템
|
| 4 |
4
제2항에 있어서,상기 제1 거친 지연부에 입력되는 상기 제1 입력 클럭의 터미널과 상기 제1 거친 지연부로부터 출력되는 상기 제1 거친 지연 신호의 터미널 사이에 상기 제1 거친 지연부와 병렬 연결된 제1 스위치;상기 제2 거친 지연부에 입력되는 상기 제2 입력 클럭의 터미널과 상기 제2 거친 지연부로부터 출력되는 상기 제2 거친 지연 신호의 터미널 사이에 상기 제2 거친 지연부와 병렬 연결된 제2 스위치; 및상기 제1 입력 클럭과 상기 제2 입력 클럭의 위상을 비교하고, 상기 제1 입력 클럭과 상기 제2 입력 클럭의 위상차가 소정의 설정값 이내이면 상기 제1 스위치 및 상기 제2 스위치를 스위칭하도록 제어하는 위상 비교부를 더 포함하는 반도체 시스템
|
| 5 |
5
제2항에 있어서, 상기 제2 거친 지연부는,상기 제1 입력 클럭과 상기 제2 입력 클럭의 레벨 천이에 따라 발진용 제어 클럭을 출력하는 제어 클럭 생성부;상기 제어 클럭 생성부로부터 출력되는 상기 발진용 제어 클럭에 응답하여 소정의 발진 주파수를 가진 발진신호를 단속적으로 생성하는 제어가능 오실레이터;상기 제1 입력 클럭과 상기 제2 입력 클럭을 입력받아 상기 제1 입력 클럭과 상기 제2 입력 클럭 중 위상이 뒤진 클럭의 에지를 검출하여 발진 출력 제어 신호를 출력하는 에지 검출부;상기 발진 출력 제어 신호에 제어되어 상기 제어가능 오실레이터로부터 출력되는 발진신호를 통과시키는 제3 스위치; 및상기 제3 스위치를 통과한 발진신호의 제1 라이징 에지에 응답하여 제1 레벨로 천이하고, 상기 제2 입력 클럭에 대응하는 리셋신호에 응답하여 제2 레벨로 천이하는 제2 거친 지연 신호를 출력하는 에지 결합부를 포함하는 반도체 시스템
|
| 6 |
6
제2항에 있어서, 상기 선형 보간부는,상기 보간 제어 신호에 스위칭되고, 상기 제1 거친 지연 신호를 입력받아 전원 전압 레벨을 반전시켜 출력하는 병렬연결된 제1 인버터군;상기 보간 제어 신호에 스위칭되고, 제2 거친 지연 신호를 입력받아 접지 전압 레벨을 반전시켜 출력하는 병렬연결된 제2 인버터군; 및상기 제1 인버터군의 출력과 상기 제2 인버터군의 출력을 병렬결합하여 반전시키는 인버터를 포함하는 반도체 시스템
|
| 7 |
7
제1항에 있어서, 상기 클럭 싱크로나이저는,1 회 동작 동안, 상기 제1 출력 클럭과 상기 제2 출력 클럭의 위상 차에 대응하는 위상 검출 신호를 이용하여 상기 제1 출력 클럭에 대응하는 제1 입력 클럭의 위상을 소정의 제1 설정치 내로 보정하는 거친 지연 블럭; 및상기 제1 출력 클럭의 위상과 상기 제2 출력 클럭의 위상을 비교하여 상기 거친 지연 블럭으로부터 출력되는 거친 지연 신호의 위상을 소정의 제2 설정치 내로 보정하는 미세 지연 블럭을 포함하는 반도체 시스템
|
| 8 |
8
제7항에 있어서, 상기 거친 지연 블럭은,상기 제1 출력 클럭의 위상과 상기 제2 출력 클럭의 위상 차를 검출하고, 상기 위상 차에 대응하는 위상 검출 신호를 주기적으로 출력하는 거친 위상 검출부;상기 위상 검출 신호를 이용하여 단발성 인에이블 신호를 생성하는 단발성 작동부;상기 단발성 인에이블 신호에 응답하여 발진 신호를 출력하는 링 오실레이터;상기 발진 신호의 길이를 계수하여 출력하는 카운터; 및상기 카운터의 출력에 대응하여 상기 제1 입력 클럭을 지연시키고, 상기 거친 지연 신호를 출력하는 거친 지연 라인을 포함하는 반도체 시스템
|
| 9 |
9
제8항에 있어서, 상기 단발성 작동부는,상기 위상 검출 신호와 전원 전압을 논리 조합하여 단발성 인에이블 신호를 출력하는 논리 회로를 포함하는 반도체 시스템
|
| 10 |
10
제9항에 있어서,상기 단발성 인에이블 신호는 상기 제1 출력 클럭과 상기 제2 출력 클럭 간의 위상 차를 의미하는 반도체 시스템
|
| 11 |
11
제8항에 있어서,상기 링 오실레이터는 바이어스 전압을 이용하여 구현되는 반도체 시스템
|
| 12 |
12
제8항에 있어서, 상기 카운터는 상기 링 오실레이터로부터 출력되는 발진 신호의 라이징 에지로부터 상기 단발성 인에이블 신호가 디저블 되는 순간까지의 라이징 에지의 개수를 계수하여 디지털 클럭으로 출력하는 반도체 시스템
|
| 13 |
13
제8항에 있어서, 상기 거친 지연 라인은,상기 카운터로부터 출력되는 디지털 클럭을 디코딩하는 디코더;상기 제1 입력 클럭을 상기 디코더로부터 출력되는 디코딩 값에 대응하여 지연시키는 직렬연결된 복수의 단위 지연 셀; 및상기 카운터로부터 출력되는 디지털 클럭에 제어되어 상기 복수의 단위 지연 셀의 출력 중 어느 하나를 선택하는 멀티플렉서를 포함하는 반도체 시스템
|
| 14 |
14
제13항에 있어서,상기 단위 지연 셀의 지연 시간은 상기 링 오실레이터가 생성하는 클럭 주파수의 1주기와 동일한 반도체 시스템
|
| 15 |
15
제7항에 있어서, 상기 미세 지연 블럭은,상기 제2 출력 클럭에 대응하는 제2 입력 클럭의 주파수가 높아질수록 분주수를 늘리는 가변 분주부;상기 제1 출력 클럭과 상기 제2 출력 클럭의 위상을 비교하여 위상차 검출 신호를 출력하는 미세 위상 검출부;상기 분주수에 대응하여 동작 주파수를 달리하고, 상기 위상차 검출 신호에 응답하여 위상 제어 신호를 출력하는 미세 위상 제어부; 및상기 위상 제어 신호에 제어되어 상기 거친 지연 신호의 위상을 보상하는 미세 지연 라인을 포함하는 반도체 시스템
|
| 16 |
16
제15항에 있어서, 상기 미세 지연 라인은,서로 다른 지연 크기를 가진 직렬연결된 복수의 지연셀을 포함하고, 입력되는 상기 거친 지연 신호를 상기 위상 제어 신호에 따라 서로 다른 지연 크기로 지연시키는 리얼 지연 라인; 및상기 리얼 지연 라인과 동일한 구조로 병렬 배치되고, 상기 제2 입력 클럭을 그대로 통과시키는 더미 지연 라인을 포함하는 반도체 시스템
|
