| 1 |
1
삭제
|
| 2 |
2
삭제
|
| 3 |
3
삭제
|
| 4 |
4
반도체 기판;
상기 반도체 기판위에 형성된 고저항층;
상기 고저항층 위에 형성된 장벽층; 및
상기 장벽층위에 형성된 복수의 게이트 전극층을 포함하고,
상기 복수의 게이트 전극층은 상호 접촉되지 않고 점진적으로 상향 또는 하향 단차 구조를 갖도록 형성된 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 5 |
5
제 4 항에 있어서,
상기 장벽층과 서로 접촉하면서 상기 고저항층 위에 형성된 소오스 전극층 및 드레인 전극층을 더 포함하는 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 6 |
6
제 4 항 또는 제 5 항에 있어서,
상기 복수의 전극층은 상기 장벽층에 대해서 직상방에 위치하는 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 7 |
7
제 4 항 또는 제 5 항에 있어서,
상기 고저항층은 GaN로 형성된 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 8 |
8
제 4 항 또는 제 5 항에 있어서,
상기 장벽층은 AlGaN로 형성된 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 9 |
9
제 4 항 또는 제 5 항에 있어서,
상기 반도체 기판과 상기 고저항층 사이에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 고 전자 이동도 트랜지스터
|
| 10 |
10
삭제
|
| 11 |
11
삭제
|
| 12 |
12
삭제
|
| 13 |
13
(a) 반도체 기판위에 고저항층을 형성하는 단계;
(b) 상기 고저항층위에 장벽층을 형성하는 단계; 및
(c) 상기 장벽층위에 복수의 게이트 전극층을 형성하는 단계를 포함하고,
상기 (c) 단계에서
상기 복수의 게이트 전극층은 상호 접촉되지 않고 점진적으로 상향 또는 하향 단차 구조를 갖도록 형성되는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
| 14 |
14
제 13 항에 있어서, 상기 (b) 단계는
(b1) 상기 장벽층을 형성하는 단계; 및
(b2) 상기 고저항층이 드러나도록 상기 장벽층의 일부를 식각하여 소오스 전극층 및 드레인 전극층을 형성하는 단계를 포함하는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
| 15 |
15
제 13 항 또는 제 14 항에 있어서, 상기 (c) 단계에서
상기 복수의 전극층은 상기 장벽층에 대해서 직상방에 위치하도록 형성되는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
| 16 |
16
제 13 항 또는 제 14 항에 있어서, 상기 (b) 단계에서
상기 고저항층은 GaN로 형성되는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
| 17 |
17
제 13 항 또는 제 14 항에 있어서, 상기 (c) 단계에서
상기 장벽층은 AlGaN로 형성되는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
| 18 |
18
제 13 항 또는 제 14 항에 있어서, 상기 (a) 단계에서
상기 반도체 기판에 버퍼층을 형성하고 상기 버퍼층위에 상기 고저항층을 형성하는 것을 특징으로 하는 고 전자 이동도 트랜지스터 제조 방법
|
