맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

무 커패시터 메모리 소자

  • 기술번호 : KST2015140977
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 무 커패시터 메모리 소자에 관한 것으로, 반도체 기판과, 상기 반도체 기판상에 위치한 절연층과, 상기 절연층 상의 일부 영역에 형성된 스토리지 영역과, 상기 스토리지 영역 상에 위치하고 상기 스토리지 영역과 밸런스 밴드 에너지 차를 갖는 채널 영역과, 상기 채널 영역 상에 순차적으로 형성된 게이트 절연막 및 게이트 전극 및 상기 채널 영역에 접속되고 상기 게이트 전극 양측 영역에 위치하는 소스 및 드레인 전극을 포함하는 무 커패시터 메모리 소자를 제공한다. 이와 같이 채널 영역부 하측에 채널 영역부와 밸런스 밴드 에너지가 상이한 스토리지 영역부를 두어 스토리지 영역부에 트랩된 전하가 쉽게 빠져나가지 못하도록 하여 전하의 보유 시간을 증가시켜 정보 저장능력을 향상시킬 수 있다.메모리, 디램, 스토리지, 전자, 홀, 트랩, 밸런스 밴드
Int. CL H01L 21/8242 (2006.01.01) H01L 27/108 (2006.01.01)
CPC
출원번호/일자 1020080040888 (2008.04.30)
출원인 한양대학교 산학협력단
등록번호/일자 10-1505494-0000 (2015.03.18)
공개번호/일자 10-2009-0114981 (2009.11.04) 문서열기
공고번호/일자 (20150324) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2013.03.11)
심사청구항수 41

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 박재근 대한민국 경기도 성남시 분당구
2 심태헌 대한민국 경기도 수원시 영통구
3 이곤섭 대한민국 서울특별시 강남구
4 김성제 대한민국 경기도 안산시 상록구
5 김태현 대한민국 서울특별시 노원구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 남승희 대한민국 서울특별시 강남구 역삼로 ***, *층(역삼동, 청보빌딩)(아인특허법률사무소)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application		 2008.04.30 수리 (Accepted) 1-1-2008-0314932-37
2 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)		 2013.03.11 수리 (Accepted) 1-1-2013-0208781-93
3 의견제출통지서
Notification of reason for refusal		 2014.02.20 발송처리완료 (Completion of Transmission) 9-5-2014-0123854-93
4 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.04.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2014-0374983-47
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.04.21 수리 (Accepted) 1-1-2014-0374984-93
6 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
7 최후의견제출통지서
Notification of reason for final refusal		 2014.08.22 발송처리완료 (Completion of Transmission) 9-5-2014-0574720-39
8 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2014.10.22 보정승인 (Acceptance of amendment) 1-1-2014-1008204-04
9 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2014.10.22 수리 (Accepted) 1-1-2014-1008206-95
10 등록결정서
Decision to grant		 2015.02.03 발송처리완료 (Completion of Transmission) 9-5-2015-0082081-45
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
12 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
13 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
무 커패시터 메모리 소자에 있어서,반도체 기판;상기 반도체 기판상에 위치한 절연층;상기 절연층 상에 순차 형성된 제 1 층 및 제 2 층;상기 제 1 층 내의 일부 영역에 형성된 스토리지 영역;상기 스토리지 영역 상의 상기 제 2 층 내에 위치하고 상기 스토리지 영역과 밸런스 밴드 에너지 차를 갖는 채널 영역;상기 제 2 층 상의 상기 채널 영역 상에 순차적으로 형성된 게이트 절연막 및 게이트 전극; 및상기 채널 영역에 접속되고 상기 게이트 전극 양측 영역에 위치하는 소스 및 드레인 전극을 포함하는 무 커패시터 메모리 소자
2 2
게이트 전극 하측 영역에 전하를 저장하는 무 커패시터 메모리 소자에 있어서,반도체 기판;상기 반도체 기판상에 위치한 절연층;상기 절연층 상에 순차 형성된 제 1 층 및 제 2 층;상기 제 1 층 내의 적어도 일부 영역에 형성된 스토리지 영역;적어도 상기 스토리지 영역 상의 상기 제 2 층 내에 위치한 채널 영역;상기 제 2 층 상의 적어도 상기 채널 영역 상에 순차적으로 형성된 게이트 절연막 및 게이트 전극; 및적어도 상기 채널 영역에 접속되고 상기 게이트 전극 양측 영역에 위치하는 소스 및 드레인 전극을 포함하고, 상기 스토리지 영역과 상기 채널 영역을 형성하는 재료 성분이 서로 상이한 무 커패시터 메모리 소자
3 3
청구항 2에 있어서, 상기 스토리지 영역은 상기 채널 영역과 밸런스 밴드 에너지 차를 갖는 무 커패시터 메모리 소자
4 4
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역은 상기 채널 영역에 형성된 채널을 구성하는 전하와 다른 극성의 전하를 저장하는 무 커패시터 메모리 소자
5 5
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역에 채널이 형성되고, 상기 채널 영역은 상기 스토리지 영역에 형성된 채널을 구성하는 전하와 다른 극성의 전하를 저장하는 무 커패시터 메모리 소자
6 6
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역의 밴드갭이 상기 채널 영역의 밴드갭 보다 작고, 상기 스토리지 영역의 전자 친화도가 상기 채널 영역의 전자 친화도보다 작은 무 커패시터 메모리 소자
7 7
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역의 밴드갭이 상기 채널 영역의 밴드갭 보다 크고, 상기 스토리지 영역의 전자 친화도가 상기 채널 영역의 전자 친화도보다 큰 무 커패시터 메모리 소자
8 8
청구항 1 또는 청구항 3에 있어서, 상기 스토리지 영역의 밸런스 밴드 에너지가 상기 채널 영역의 밸런스 밴드 에너지보다 높은 무 커패시터 메모리 소자
9 9
청구항 1 또는 청구항 3에 있어서, 상기 밸런스 밴드 에너지 차가 0
10 10
삭제
11 11
청구항 1 또는 청구항 2에 있어서, 상기 소스 및 드레인 전극은 적어도 상기 게이트 전극 양측의 상기 제 2 층에 불순물 이온 주입을 통해 형성된 무 커패시터 메모리 소자
12 12
청구항 1 또는 청구항 2에 있어서, 상기 제 1 층은 Ge 함유 재료를 포함하고, 상기 제 2 층은 Si 함유 재료를 포함하는 무 커패시터 메모리 소자
13 13
청구항 1 또는 청구항 2에 있어서, 상기 제 1 층은 SiGe계 재료를 포함하고, 상기 제 2 층은 Si계 재료를 포함하는 무 커패시터 메모리 소자
14 14
청구항 1 또는 청구항 2에 있어서, 상기 제 1 층 및 제 2 층 중 어느 한 층은 스트레인드된 층인 무 커패시터 메모리 소자
15 15
청구항 1 또는 청구항 2에 있어서, 상기 절연층 상의 일부 영역에 형성된 제 1 층과, 상기 제 1 층을 포함하는 상기 절연층 전면에 형성된 제 2 층을 구비하고, 상기 제 1 층 상측의 상기 제 2 층 상에 상기 게이트 전극이 형성되고, 상기 스토리지 영역은 상기 제 1 층이고,상기 채널 영역은 적어도 상기 제 1 층 상측에 위치한 상기 제 2 층 내에 형성된 무 커패시터 메모리 소자
16 16
청구항 15에 있어서, 상기 소스 및 드레인 전극은 적어도 상기 게이트 전극 양측의 상기 제 2 층에 불순물 이온 주입을 통해 형성된 무 커패시터 메모리 소자
17 17
청구항 15에 있어서, 상기 제 1 층은 Ge 함유 재료를 포함하고, 상기 제 2 층은 Si 함유 재료를 포함하는 무 커패시터 메모리 소자
18 18
청구항 15에 있어서, 상기 제 1 층은 SiGe계 재료를 포함하고, 상기 제 2 층은 Si계 재료를 포함하는 무 커패시터 메모리 소자
19 19
청구항 15에 있어서, 상기 제 1 층 및 제 2 층 중 어느 한 층은 스트레인드된 층인 무 커패시터 메모리 소자
20 20
무 커패시터 메모리 소자에 있어서,반도체 기판;상기 반도체 기판상에 위치한 절연층;상기 절연층 상의 일부 영역에 섬 또는 바 형태로 형성된 제 1 층;상기 제 1 층의 적어도 3면을 감싸도록 형성된 제 2 층;상기 제 2 층을 감싸도록 형성된 게이트 절연막;상기 게이트 절연막의 측벽면 영역의 적어도 일부에 형성된 게이트 전극;상기 게이트 전극 측면 영역의 상기 제 1 층에 형성된 스토리지 영역;상기 게이트 전극 측면 영역의 상기 제 2 층에 형성된 채널 영역을 포함하는 무 커패시터 메모리 소자
21 21
청구항 20에 있어서, 적어도 상기 게이트 전극 양측의 상기 제 2 층에 불순물 이온 주입을 통해 형성된 소스 및 드레인 전극을 포함하는 무 커패시터 메모리 소자
22 22
청구항 20에 있어서, 상기 제 1 층은 Ge 함유 재료를 포함하고, 상기 제 2 층은 Si 함유 재료를 포함하는 무 커패시터 메모리 소자
23 23
청구항 20에 있어서, 상기 제 1 층은 SiGe계 재료를 포함하고, 상기 제 2 층은 Si계 재료를 포함하는 무 커패시터 메모리 소자
24 24
청구항 20에 있어서, 상기 제 1 층 및 제 2 층 중 어느 한 층은 스트레인드된 층인 무 커패시터 메모리 소자
25 25
무 커패시터 메모리 소자에 있어서,반도체 기판;상기 반도체 기판상에 위치한 절연층;상기 절연층 상의 일부 영역에 섬 또는 바 형태로 형성된 제 1 층;상기 제 1 층의 적어도 3면을 감싸도록 형성된 제 2 층;상기 제 2 층의 적어도 일부를 감싸도록 형성된 게이트 절연막 및 게이트 전극;상기 게이트 전극에 감싸인 영역의 상기 제 1 층에 형성된 스토리지 영역;상기 게이트 전극에 감싸인 영역의 상기 제 2 층에 형성된 채널 영역을 포함하는 무 커패시터 메모리 소자
26 26
청구항 25에 있어서, 적어도 상기 게이트 전극 양측의 상기 제 2 층에 불순물 이온 주입을 통해 형성된 소스 및 드레인 전극을 포함하는 무 커패시터 메모리 소자
27 27
청구항 25에 있어서, 상기 제 1 층은 Ge 함유 재료를 포함하고, 상기 제 2 층은 Si 함유 재료를 포함하는 무 커패시터 메모리 소자
28 28
청구항 25에 있어서, 상기 제 1 층은 SiGe계 재료를 포함하고, 상기 제 2 층은 Si계 재료를 포함하는 무 커패시터 메모리 소자
29 29
청구항 25에 있어서, 상기 제 1 층 및 제 2 층 중 어느 한 층은 스트레인드된 층인 무 커패시터 메모리 소자
30 30
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역은 Ge 함유 재료를 포함하고, 상기 채널 영역은 Si 함유 재료를 포함하는 무 커패시터 메모리 소자
31 31
청구항 30에 있어서, 상기 스토리지 영역은 스트레인드 Ge 함유 층을 포함하고, 상기 채널 영역은 Si 함유 층을 포함하는 무 커패시터 메모리 소자
32 32
청구항 30에 있어서, 상기 스토리지 영역은 릴렉스드 Ge 함유 층을 포함하고, 상기 채널 영역은 스트레인드 Si 함유 층을 포함하는 무 커패시터 메모리 소자
33 33
청구항 1 또는 청구항 2에 있어서, 상기 스토리지 영역은 SiGe계 재료를 포함하고, 상기 채널 영역은 Si계 재료를 포함하는 무 커패시터 메모리 소자
34 34
청구항 33에 있어서, 상기 스토리지 영역은 스트레인드 SiGe층을 포함하고, 상기 채널 영역은 Si층을 포함하는 무 커패시터 메모리 소자
35 35
청구항 33에 있어서, 상기 스토리지 영역은 릴렉스드 SiGe층을 포함하고, 상기 채널 영역은 스트레인드 Si층을 포함하는 무 커패시터 메모리 소자
36 36
청구항 33에 있어서, 상기 SiGe계 재료의 Ge 농도는 10 내지 95 at% 인 무 커패시터 메모리 소자
37 37
청구항 1 또는 청구항 2에 있어서, 상기 게이트 전극을 포함하는 전체 구조상에 형성된 층간 절연막과, 상기 층간 절연막의 일부를 관통하여 상기 소스 및 드레인 전극에 각기 접속된 제 1 및 제 2 배선을 더 구비하는 무 커패시터 메모리 소자
38 38
청구항 1 또는 청구항 2에 있어서, 상기 소스 및 드레인 전극에 제공되는 소스 및 드레인 전압 레벨을 각각 제어하여 스토리지 영역에 차징되는 전하량을 제어하여 멀티 레벨 구동하는 무 커패시터 메모리 소자
39 39
청구항 38에 있어서, 상기 게이트 전극과 상기 반도체 기판에는 각각 게이트 전압과 바이어스 전압이 인가되며, 상기 게이트 전압과 바이어스 전압의 극성은 반대인 무 커패시터 메모리 소자
40 40
청구항 1 또는 청구항 2에 있어서, 상기 게이트 전극에 게이트 전압, 상기 소스 및 드레인 전극에 각기 소스 및 드레인 전압 그리고, 상기 반도체 기판에 바이어스 전압을 인가하되, 상기 게이트 전극에 제공되는 게이트 전압과 상기 반도체 기판에 제공되는 바이어스 전압을 제어하여 멀티 비트 구동하는 무 커패시터 메모리 소자
41 41
청구항 40에 있어서, 상기 게이트 전극에 상기 바이어스 전압과 극성이 다른 게이트 전압을 인가하여 제 1 비트 구동하고, 상기 게이트 전극과 상기 반도체 기판에 상기 제 1 비트 구동과 다른 극성의 게이트 전압 및 백 바이어스 전압을 인가하여 제 2 비트 구동하는 무 커패시터 메모리 소자
42 42
청구항 41에 있어서, 상기 제 2 비트 구동에서 상기 백 바이어스 전압의 절대값의 크기는 상기 게이트 전압의 절대값의 크기보다 큰 무 커패시터 메모리 소자
지정국 정보가 없습니다
순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - 패밀리정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 EP02284879 EP 유럽특허청(EPO) FAMILY
2 EP02284879 EP 유럽특허청(EPO) FAMILY
3 JP05496184 JP 일본 FAMILY
4 JP23519483 JP 일본 FAMILY
5 TW200950088 TW 대만 FAMILY
6 TWI419327 TW 대만 FAMILY
7 US08860109 US 미국 FAMILY
8 US20110127580 US 미국 FAMILY
9 WO2009134089 WO 세계지적재산권기구(WIPO) FAMILY
10 WO2009134089 WO 세계지적재산권기구(WIPO) FAMILY

DOCDB 패밀리 정보

순번, 패밀리번호, 국가코드, 국가명, 종류의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 패밀리정보 - DOCDB 패밀리 정보 표입니다.
순번 패밀리번호 국가코드 국가명 종류
1 EP2284879 EP 유럽특허청(EPO) DOCDBFAMILY
2 EP2284879 EP 유럽특허청(EPO) DOCDBFAMILY
3 EP2284879 EP 유럽특허청(EPO) DOCDBFAMILY
4 JP2011519483 JP 일본 DOCDBFAMILY
5 JP5496184 JP 일본 DOCDBFAMILY
6 TW200950088 TW 대만 DOCDBFAMILY
7 TWI419327 TW 대만 DOCDBFAMILY
8 US2011127580 US 미국 DOCDBFAMILY
9 US8860109 US 미국 DOCDBFAMILY
10 WO2009134089 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
11 WO2009134089 WO 세계지적재산권기구(WIPO) DOCDBFAMILY
국가 R&D 정보가 없습니다.