맞춤기술찾기

이전대상기술

티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼회로

  • 기술번호 : KST2015142317
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 TFT-LCD(Thin Film Transistor-Liquid Crystal Display) 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용하여 구현할 수 있도록 한 TFT-LCD 패널의 소스 구동용 아날로그 출력 버퍼 회로에 관한 것이다. 본 발명은 TFT-LCD 패널의 아날로그 출력 버퍼를 저온 poly-Si TFT를 이용한 2단의 소스 플로워와 하나의 캐패시터로 구현함으로써, 2단의 구성으로 이득이 증가하여 충전 속도가 향상됨에 따라 짧은 시간 내에 화소를 구동할 수 있게 되며, 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하였다가 다시 구동해 주기 때문에 공정 변화에 영향을 받지 않으면서 정확한 정밀도의 구동 능력을 갖게 된다. 또한, 아날로그 출력 버퍼를 단순한 구조로 구성하기 때문에 면적과 소비 전력을 줄일 수 있게 되며, 고계조, 고해상도를 필요로 하면서도 편차가 큰 공정 변화와 킨크 효과 등의 영향으로 아날로그 회로를 구현하기 힘든 저온 poly-Si TFT-LCD 패널에 아날로그 출력 버퍼를 적용할 수 있게 되고, 또한 SOG(System-On-Glass) 기술의 발전을 도모할 수 있게 된다. TFT-LCD 패널, 소스 구동 회로, 아날로그 출력 버퍼, 저온 poly-Si TFT, 소스 플로워, 캐패시터
Int. CL G09G 3/36 (2006.01.01) H03K 19/0944 (2006.01.01)
CPC G09G 3/3688(2013.01) G09G 3/3688(2013.01) G09G 3/3688(2013.01)
출원번호/일자 1020040076022 (2004.09.22)
출원인 한양대학교 산학협력단
등록번호/일자 10-0658786-0000 (2006.12.11)
공개번호/일자 10-2006-0027169 (2006.03.27) 문서열기
공고번호/일자 (20061219) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 등록
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2004.09.22)
심사청구항수 8

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 권오경 대한민국 서울 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
3 이준서 대한민국 서울특별시 종로구 종로*길 ** **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)(법무법인케이씨엘)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2004.09.22 수리 (Accepted) 1-1-2004-0432160-93
2 의견제출통지서
Notification of reason for refusal
2006.03.21 발송처리완료 (Completion of Transmission) 9-5-2006-0154928-12
3 지정기간연장신청서
Request for Extension of Designated Period
2006.05.22 수리 (Accepted) 1-1-2006-0352939-67
4 명세서등보정서
Amendment to Description, etc.
2006.06.21 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2006-0437199-03
5 의견서
Written Opinion
2006.06.21 수리 (Accepted) 1-1-2006-0437200-62
6 등록결정서
Decision to grant
2006.09.13 발송처리완료 (Completion of Transmission) 9-5-2006-0532616-49
7 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 P형 소스 플로워 및 N형 소스 플로워와;상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;버퍼 출력단에 있는 부하를 초기에 방전하기 위해 일정시간 동안 온 되는 방전 스위치와;초기 방전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 충전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하되,상기 P형 소스 플로워 및 N형 소스 플로워는, 버퍼 입력단에 P형 소스 플로워가 구성되고 버퍼 출력단에 N형 소스 플로워가 구성되어, 상기 P형 소스 플로워의 출력이 N형 소스 플로워의 입력으로 직렬 연결되고,상기 캐패시터는, P형 소스 플로워의 전압 입력단과 N형 소스 플로워의 출력단 사이에 병렬 연결되며,상기 다수의 스위치는,N형 소스 플로워의 출력단에 방전 스위치와 병렬 연결되어, 초기 방전시에만 오프 되는 제1스위치와;P형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 충전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와;상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 P형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하며,상기 방전 스위치는, 제1스위치와 버퍼 출력단 사이에 접지와 병렬로 연결되어, 상기 제1스위치와 반대되는 스위칭 동작을 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
2 2
삭제
3 3
삭제
4 4
삭제
5 5
삭제
6 6
제 1항에 있어서,상기 제3스위치는, 캐패시터에 저장된 전압을 P형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 P형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
7 7
TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,저온 poly-Si TFT로 구현되어, 2단으로 직렬 연결되는 N형 소스 플로워 및 P형 소스 플로워와;상기 소스 플로워에 대한 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;버퍼 출력단에 있는 부하를 초기에 충전하기 위해 일정시간 동안 온 되는 충전 스위치와;초기 충전이 이루어진 후에 일정시간 동안 상기 소스 플로워의 부하에 전압을 방전함과 동시에 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하거나, 상기 캐패시터에 저장된 전압을 버퍼 입력단에 구성된 소스 플로워의 입력에 반영하기 위해 온/오프 되는 다수의 스위치를 포함하되,상기 N형 소스 플로워 및 P형 소스 플로워는, 버퍼 입력단에 N형 소스 플로워가 구성되고 버퍼 출력단에 P형 소스 플로워가 구성되어, 상기 N형 소스 플로워의 출력이 P형 소스 플로워의 입력으로 직렬 연결되고,상기 캐패시터는, N형 소스 플로워의 전압 입력단과 P형 소스 플로워의 출력단 사이에 병렬 연결되며,상기 다수의 스위치는,N형 소스 플로워의 출력단에 충전 스위치와 병렬 연결되어, 초기 충전시에만 오프 되는 제1스위치와;N형 소스 플로워의 입력단과, 상기 제1스위치와 캐패시터 사이에 각각 연결되어, 소스 플로워의 부하에 전압을 방전하고 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제2스위치와;상기 캐패시터와 제2스위치 사이에 병렬 연결되어, 상기 캐패시터에 저장된 전압을 버퍼 입력단과 제2스위치 사이의 접점을 통해 상기 N형 소스 플로워의 입력에 반영하기 위해 온 되는 제3스위치를 포함하고,상기 충전 스위치는, 제1스위치와 버퍼 출력단 사이에 소정의 전압 단자와 병렬로 연결되어, 상기 제1스위치와 반대되는 스위칭 동작을 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
8 8
삭제
9 9
삭제
10 10
삭제
11 11
삭제
12 12
제 7항에 있어서,상기 제3스위치는, 캐패시터에 저장된 전압을 N형 소스 플로워의 입력에 반영하는 시간 동안에 온 되어, 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 작으면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 상승시키고, 상기 소스 플로워의 부하에 충전된 출력 전압이 입력 전압보다 크면 캐패시터에 저장된 전압만큼 N형 TFT의 게이트 전압을 하강시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
13 13
삭제
14 14
TFT-LCD 패널의 소스 구동 회로에 사용되는 아날로그 출력 버퍼에 있어서,저온 poly-Si TFT로 구현되어, 2단 캐스코드 형태로 연결되는 P형 소스 플로워 및 N형 소스 플로워와;버퍼 출력단과 P형 소스 플로워 및 N형 소스 플로워의 출력단 사이에 각각 병렬 연결되는 N형 TFT 및 P형 TFT와;상기 소스 플로워의 입력단과 각 소스 플로워의 출력단에 연결된 TFT의 출력단 사이에 연결되어, 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하게 되는 캐패시터와;일정시간 동안 상기 소스 플로워의 부하에 전압을 충전 또는 방전하고, 상기 캐패시터에 입력 전압과 출력 전압의 차이에 해당되는 전압을 저장하기 위해 온 되는 제1스위치와; 상기 캐패시터와 제1스위치 사이에 병렬 연결되어, 상기 캐패시터에 전압을 버퍼 입력단과 제1스위치 사이의 접점을 통해 상기 소스 플로워의 입력에 반영하기 위해 온 되는 제2스위치를 포함하되,상기 제1스위치는, 버퍼 입력단과 소스 플로워의 입력단 사이와, 버퍼 출력단과 캐패시터 사이에 각각 연결되는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
15 15
제 14항에 있어서,상기 제1스위치는, 소스 플로워의 부하에 전압을 충전 또는 방전하는 시간 동안에 온 되어, 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 크면 두번째 단의 소스 플로워인 N형 소스 플로워의 부하에 전압을 더 충전시키고, 상기 이전 시간에 소스 플로워의 부하에 충전되었던 전압이 입력 전압보다 작으면 첫번째 단의 소스 플로워인 P형 소스 플로워의 부하에 전압을 방전시켜, 상기 출력 전압이 입력 전압을 유지하게 하는 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
16 16
제 1항 또는 제 7항에 있어서,상기 다수의 스위치는, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치 중 어느 하나의 스위치인 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
17 17
제 14항에 있어서,상기 제1스위치 및 상기 제2스위치는, P형 TFT 스위치나 N형 TFT 스위치 또는 트랜스미션 게이트 형태의 스위치 중 어느 하나의 스위치인 것을 특징으로 하는 티에프티-엘씨디 패널의 소스 구동용 아날로그 출력 버퍼 회로
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.