맞춤기술찾기

이전대상기술

데이터 드라이버 및 이의 구동방법

  • 기술번호 : KST2015140738
  • 담당센터 : 서울서부기술혁신센터
  • 전화번호 : 02-6124-6930
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 실장 면적을 최소화하고 계조 전류를 안정적으로 생성, 공급할 수 있는 데이터 드라이버 및 이의 구동방법에 관한 것으로서, 본 발명에 따른 데이터 드라이버의 구동방법은 디지털 데이터 신호에 상응하는 입력 전류가 상기 입력단 및 공통 배선을 통해 입력되어 상기 제 1 샘플링/홀드 회로가 입력 전류를 샘플링하는 제 1 단계와, 상기 제 1 및 제 2 샘플링/홀드 회로에 의해 홀딩된 전류를 상기 제 3 샘플링/홀드 회로가 샘플링하는 제 2 단계와, 상기 제 3 샘플링/홀드 회로에 의해 홀딩된 전류가 반으로 나뉘어 상기 제 1 및 제 2 샘플링/홀드 회로에 각각 샘플링되는 제 3 단계를 포함하여 이루어지는 것을 특징으로 한다.
Int. CL G09G 3/20 (2006.01.01) G09G 3/3275 (2016.01.01) G09G 3/36 (2006.01.01) H03M 1/66 (2006.01.01) G11C 27/02 (2006.01.01)
CPC G09G 3/2092(2013.01) G09G 3/2092(2013.01) G09G 3/2092(2013.01) G09G 3/2092(2013.01) G09G 3/2092(2013.01) G09G 3/2092(2013.01) G09G 3/2092(2013.01)
출원번호/일자 1020060056358 (2006.06.22)
출원인 한양대학교 산학협력단
등록번호/일자 10-0810421-0000 (2008.02.27)
공개번호/일자 10-2007-0121373 (2007.12.27) 문서열기
공고번호/일자 (20080304) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.06.22)
심사청구항수 14

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 권오경 대한민국 서울 송파구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 김영철 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)
2 김 순 영 대한민국 서울특별시 종로구 종로*길 **, **층 케이씨엘특허법률사무소 (수송동, 석탄회관빌딩)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 한양대학교 산학협력단 대한민국 서울특별시 성동구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.06.22 수리 (Accepted) 1-1-2006-0441605-99
2 선행기술조사의뢰서
Request for Prior Art Search
2007.03.12 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search
2007.04.11 수리 (Accepted) 9-1-2007-0020602-32
4 의견제출통지서
Notification of reason for refusal
2007.07.25 발송처리완료 (Completion of Transmission) 9-5-2007-0403534-46
5 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2007.09.18 수리 (Accepted) 1-1-2007-0673746-82
6 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2007.09.18 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2007-0673745-36
7 최후의견제출통지서
Notification of reason for final refusal
2007.12.18 발송처리완료 (Completion of Transmission) 9-5-2007-0684241-31
8 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)
2008.02.15 수리 (Accepted) 1-1-2008-0113996-34
9 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment
2008.02.15 보정승인 (Acceptance of amendment) 1-1-2008-0113995-99
10 등록결정서
Decision to grant
2008.02.22 발송처리완료 (Completion of Transmission) 9-5-2008-0092085-75
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2008.03.11 수리 (Accepted) 4-1-2008-5037763-28
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.06.05 수리 (Accepted) 4-1-2014-5068294-39
13 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.02.16 수리 (Accepted) 4-1-2015-5022074-70
14 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.05 수리 (Accepted) 4-1-2019-5155816-75
15 출원인정보변경(경정)신고서
Notification of change of applicant's information
2019.08.06 수리 (Accepted) 4-1-2019-5156285-09
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
디지털 데이터 신호를 아날로그 데이터 신호로 변환하여 출력하는 복수개의 디지털-아날로그 변환기를 구비하는 데이터 드라이버에 있어서, 상기 디지털-아날로그 변환기는, 공통 배선을 통해 서로 연결되는 제 1 샘플링/홀드 회로, 제 2 샘플링/홀드 회로 및 제 3 샘플링/홀드 회로를 포함하여 구성되고, 상기 각각의 샘플링/홀드 회로는 적어도 하나 이상의 단위 샘플링/홀드 회로로 구성되며, 상기 단위 샘플링/홀드 회로는 1개의 캐패시터, 1개의 트랜지스터 및 1개의 스위치로 구성되며, 상기 단위 샘플링/홀드 회로에 있어서,상기 트랜지스터의 제 1 단자는 공통배선과 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 캐패시터의 제 1 단자는 상기 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 트랜지스터의 제 1 단자와 상기 캐패시터의 제 1 단자 사이에는 스위치가 구비되는 것을 특징으로 하는 데이터 드라이버
2 2
제 1 항에 있어서, 상기 공통 배선의 일단에는 디지털 데이터 신호의 입력단이 더 구비되고, 상기 공통 배선의 다른 일단에는 아날로그 데이터 신호의 출력단이 더 구비되며, 상기 입력단과 상기 제 1 샘플링/홀드 회로의 트랜지스터의 제 1 단자 사이에 제 4 스위치가 더 구비되는 것을 특징으로 하는 데이터 드라이버
3 3
제 1 항에 있어서, 상기 제 1, 제 2 및 제 3 샘플링/홀드 회로에 있어서, 트랜지스터의 제 1 단자는 스위치를 매개로 상기 공통 배선과 연결되는 것을 특징으로 하는 데이터 드라이버
4 4
제 1 항에 있어서, 상기 제 1 샘플링/홀드 회로의 단위 샘플링/홀드 회로는, 제 1 캐패시터, 제 1 트랜지스터 및 제 1 스위치로 구성되며, 상기 제 1 트랜지스터의 제 1 단자는 공통배선과 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 1 캐패시터의 제 1 단자는 상기 제 1 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 1 트랜지스터의 제 1 단자와 상기 제 1 캐패시터의 제 1 단자 사이에는 제 1 스위치가 구비되는 것을 특징으로 하는 데이터 드라이버
5 5
제 1 항에 있어서, 상기 제 2 샘플링/홀드 회로의 단위 샘플링 회로는, 제 2 캐패시터, 제 2 트랜지스터 및 제 2 스위치로 구성되며, 상기 제 2 트랜지스터의 제 1 단자는 공통배선과 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 2 캐패시터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 2 트랜지스터의 제 1 단자와 상기 제 2 캐패시터의 제 1 단자 사이에는 제 2 스위치가 구비되는 것을 특징으로 하는 데이터 드라이버
6 6
제 1 항에 있어서, 상기 제 3 샘플링/홀드 회로의 단위 샘플링 회로는, 제 3 캐패시터, 제 3 트랜지스터 및 제 3 스위치로 구성되며, 상기 제 3 트랜지스터의 제 1 단자는 공통배선과 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 3 캐패시터의 제 1 단자는 상기 제 3 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 2 단자는 접지(GND)와 연결되며, 상기 제 3 트랜지스터의 제 1 단자와 상기 제 3 캐패시터의 제 1 단자 사이에는 제 3 스위치가 구비되는 것을 특징으로 하는 데이터 드라이버
7 7
제 1 항에 있어서, 디지털 데이터 신호를 하위 비트부터 상기 디지털-아날로그 변환기의 입력단에 전달하는 역할을 하는 병렬-직렬 변환부와, 상기 복수의 스위치의 온/오프를 제어하는 스위치 제어 신호 및 상기 스위치 제어 신호의 한 사이클의 시작점을 알리는 사이클 시작 신호를 생성하여, 상기 스위치 제어 신호는 상기 디지털-아날로그 변환기의 각 스위치에 인가하고 상기 사이클 시작 신호는 상기 병렬-직렬 변환부에 인가하는 역할을 수행하는 타이밍 생성부를 더 포함하여 이루어지는 것을 특징으로 하는 데이터 드라이버
8 8
제 7 항에 있어서, 상기 병렬-직렬 변환부는 상기 타이밍 생성부로부터 인가된 사이클 시작 신호에 동기하여 상기 디지털 데이터 신호를 상기 디지털-아날로그 변환기에 전달하는 것을 특징으로 하는 데이터 드라이버
9 9
제 1 항에 있어서, 상기 제 1 및 제 2 샘플링/홀드 회로의 트랜지스터는 n형, 상기 제 3 샘플링/홀드 회로의 트랜지스터는 p형 트랜지스터로 구성되는 것을 특징으로 하는 데이터 드라이버
10 10
제 1 항에 있어서, 상기 제 1 및 제 2 샘플링/홀드 회로의 트랜지스터는 p형, 상기 제 3 샘플링/홀드 회로의 트랜지스터는 n형 트랜지스터로 구성되며, 상기 제 1 샘플링/홀드 회로의 단위 샘플링/홀드 회로는, 제 1 캐패시터, 제 1 트랜지스터 및 제 1 스위치로 구성되며, 상기 제 1 트랜지스터의 제 1 단자는 상기 공통 배선과 연결되고, 제 1 트랜지스터의 제 2 단자는 전원 공급라인(Vdd)과 연결되며, 상기 제 1 캐패시터의 제 1 단자는 상기 제 1 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 1 캐패시터의 제 2 단자는 접지(GND)와 연결되며, 상기 제 1 트랜지스터의 제 1 단자와 상기 제 1 캐패시터의 제 1 단자 사이에는 제 1 스위치가 구비되며, 상기 제 2 샘플링/홀드 회로의 단위 샘플링 회로는, 제 2 캐패시터, 제 2 트랜지스터 및 제 2 스위치로 구성되며, 상기 제 2 트랜지스터의 제 1 단자는 상기 공통 배선과 연결되고, 제 2 트랜지스터의 제 2 단자는 전원 공급라인(Vdd)과 연결되며, 상기 제 2 캐패시터의 제 1 단자는 상기 제 2 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 2 캐패시터의 제 2 단자는 접지(GND)와 연결되며, 상기 제 2 트랜지스터의 제 1 단자와 상기 제 2 캐패시터의 제 1 단자 사이에는 제 2 스위치가 구비되며, 상기 제 3 샘플링/홀드 회로의 단위 샘플링 회로는, 제 3 캐패시터, 제 3 트랜지스터 및 제 3 스위치로 구성되며, 상기 제 3 트랜지스터의 제 2 단자는 접지(GND)와 연결되고 제 3 트랜지스터의 제 1 단자는 상기 공통 배선과 연결되며, 상기 제 3 캐패시터의 제 1 단자는 상기 제 3 트랜지스터의 게이트 단자 및 제 1 단자에 연결되고, 제 3 캐패시터의 제 2 단자는 접지(GND)와 연결되며, 상기 제 3 트랜지스터의 제 1 단자와 상기 제 3 캐패시터의 제 1 단자 사이에는 제 3 스위치가 구비되는 것을 특징으로 하는 데이터 드라이버
11 11
삭제
12 12
삭제
13 13
삭제
14 14
제 1 항에 기재된 데이터 드라이버의 구동방법에 있어서, 디지털 데이터 신호에 상응하는 입력 전류가 상기 입력단 및 공통 배선을 통해 입력되어 상기 제 1 샘플링/홀드 회로가 입력 전류를 샘플링하는 제 1 단계;상기 제 1 및 제 2 샘플링/홀드 회로에 의해 홀딩된 전류를 상기 제 3 샘플링/홀드 회로가 샘플링하는 제 2 단계;상기 제 3 샘플링/홀드 회로에 의해 홀딩된 전류가 반으로 나뉘어 상기 제 1 및 제 2 샘플링/홀드 회로에 각각 샘플링되는 제 3 단계를 포함하여 이루어지는 것을 특징으로 하는 데이터 드라이버의 구동방법
15 15
제 14 항에 있어서, 상기 제 1 단계 내지 제 3 단계의 과정을 통해 하나의 비트에 상응하는 디지털 데이터 신호를 아날로그 데이터 신호로 변환하는 것을 특징으로 하는 데이터 드라이버의 구동방법
16 16
제 15 항에 있어서, n 비트의 디지털 데이터 신호를 아날로그 데이터 신호로 변환하는 경우, 상기 제 1 단계 내지 제 3 단계의 과정을 n번 반복하는 것을 특징으로 하는 데이터 드라이버의 구동방법
17 17
삭제
18 18
삭제
19 19
제 15 항에 있어서, 상기 입력단에 입력되는 8 비트의 디지털 데이터 신호는 다음의 수학식과 같은 값을 갖는 아날로그 데이터 신호로 변환되는 것을 특징으로 하는 데이터 드라이버의 구동방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.