| 1 |
1
수직 실린더형 트랜지스터의 제조방법에 있어서,
(a) 실리콘 기판층과, 상기 실리콘 기판층에 제1 방향으로 배열된 복수의 소스 형성층과, 상기 소스 형성층으로부터 상향 돌출된 복수의 제1 실린더 기둥을 형성하는 과정과;
(b) 상기 소스 형성층을 소정 두께만큼 제거하여, 상기 제1 실린더 기둥 및 상기 소스 형성층의 의해 형성되는 소스층으로 구성된 제2 실린더 기둥과 소스 전극을 형성하는 과정과;
(c) 상기 소스 전극의 표면에 상기 제2 실린더 기둥의 상기 소스층에 대응하는 두께만큼 제1 실리콘 산화막층을 형성하는 과정과;
(d) 상기 제2 실린더 기둥이 감싸지도록 게이트 절연막을 형성하는 과정과;
(e) 상기 게이트 절연막 및 상기 제1 실리콘 산화막층에 제1 반도체막을 증착하는 과정과;
(f) 상기 제1 반도체막의 표면에 일정 높이만큼 제2 실리콘 산화막층을 형성하는 과정과;
(g) 상기 제1 반도체막 및 상기 게이트 절연막 중 상기 제2 실리콘 산화막층의 외부로 노출된 부분을 제거하여 상기 제1 반도체막에 의해 형성되는 게이트 전극을 형성하는 과정과;
(h) 상기 제2 실린더 기둥 중 상기 제1 반도체막의 제거에 의해 상기 제2 실리콘 산화막층의 외부로 노출된 부분의 직경을 감소시켜 제3 실린더 기둥을 형성하는 과정과;
(i) 상기 제3 실린더 기둥의 주변에 노출된 상기 게이트 절연막, 상기 게이트 전극 및 상기 제2 실리콘 산화막층이 외부로부터 차단되도록 제1 실리콘 질화막을 형성하는 과정과;
(j) 상기 제3 실린더 기둥을 산화시켜 반도체 산화물을 형성하는 과정과;
(k) 상기 반도체 산화물의 높이만큼 제2 실리콘 질화막을 형성하는 과정과;
(l) 상기 반도체 산화물을 제거하여 상기 제2 실리콘 질화막의 내부에 더미 공간을 형성하는 과정과;
(m) 상기 더미 공간의 내부와 상기 제2 실리콘 질화막의 표면에 제2 반도체막을 형성하는 과정과;
(n) 상기 제2 반도체막을 패터닝 처리하여 상기 제2 실리콘 질화막의 표면에 상기 제1 방향과 교차하는 방향으로 배열된 복수의 드레인 전극을 형성하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 2 |
2
제1항에 있어서,
상기 (a) 과정은,
(a1) 서브 실리콘 기판층과, 상기 서브 실리콘 기판층으로부터 상향 돌출된 복수의 서브 실린더 기둥을 형성하는 과정과;
(a2) 상기 서브 실리콘 기판층과 상기 서브 실린더 기둥에 실리콘 산화막을 증착하는 과정과;
(a3) 이온 주입 기법을 통해 상기 서브 실리콘 기판 내부에 이온을 주입하여 상기 실리콘 산화막과의 사이에 상기 소스 형성층에 대응하는 패턴의 복수의 불순물층을 형성하는 과정과;
(a4) 상기 불순물층을 어닐링(Annealing)하여 상기 소스 형성층을 형성하고, 상기 불순물층의 어닐링(Annealing)을 통해 상기 서브 실리콘 기판층 및 상기 서브 실린더 기둥을 각각 상기 실리콘 기판층 및 상기 제1 실린더 기둥으로 형성하는 과정과;
(a5) 상기 실리콘 산화막을 습식 식각 공정을 통해 제거하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 3 |
3
제2항에 있어서,
상기 (a1) 과정은,
(a11) 실리콘 베이스 기판의 일측 표면에 실리콘 산화막을 증착하는 과정과;
(a12) 상기 실리콘 산화막의 표면에 실리콘 질화막을 증착하는 과정과;
(a13) 상기 실리콘 질화막의 표면의 상기 제1 서브 실리콘 기둥이 형성되는 위치에 유기 ARC를 매개로 하여 복수의 포토 레지스트 패턴을 형성하는 과정과;
(a14) 상기 포토 레지스트 패턴에 따라 상기 실리콘 베이스 기판 상에 순차적으로 형성된 상기 실리콘 산화막 및 상기 실리콘 질화막을 건식 식각하여 복수의 마스크 패턴을 형성하는 과정과;
(a15) 애싱(Ashing) 공정을 통해 상기 유기 ARC 및 상기 포토 레지스트를 제거하는 과정과;
(a16) 상기 마스크 패턴에 따라 상기 실리콘 베이스 기판을 일정 깊이만큼 건식 식각하여 상기 마스크 패턴에 대응하는 복수의 베이스 실린더 기둥과 상기 서브 실리콘 기판층을 형성하는 과정과;
(a17) 상기 베이스 실린더 기둥의 직경이 감소되도록 적어도 1회 이상의 산화-식각(Fin-Trimming) 공정을 수행하여 상기 복수의 서브 실린더 기둥을 형성하는 과정과;
(a18) 상기 마스크 패턴을 습식 식각 공정을 통해 제거하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 4 |
4
제2항에 있어서,
상기 (a3) 과정에서 상기 불순물층의 형성을 위해 주입되는 이온은 인 이온, 비소 이온 및 붕소 이온 중 어느 하나를 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 5 |
5
제1항에 있어서,
상기 (b) 과정은 상기 소스 형성층을 건식 식각하여 수행되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 6 |
6
제1항에 있어서,
상기 (c) 과정은,
(c1) 상기 제2 실린더 기둥 및 상기 소스 전극이 커버되도록 실리콘 산화막을 증착하는 과정과;
(c2) 상기 실리콘 산화막을 습식 식각하여 상기 제1 실리콘 산화막층을 형성하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 7 |
7
제1항에 있어서,
상기 (d) 과정에서 상기 게이트 절연막은 건식 산화막 성장 공정을 통해 형성되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 8 |
8
제1항에 있어서,
상기 (e) 과정에서 상기 제1 반도체막은 인-시튜 도핑된 폴리 실리콘(In-Situ doped Poly-Si)의 증착에 의해 형성되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 9 |
9
제1항에 있어서,
상기 (f) 과정은,
(f1) 상기 제1 반도체막이 커버되도록 실리콘 산화막을 증착하는 과정과;
(f2) 상기 실리콘 산화막을 습식 식각하여 상기 제2 실리콘 산화막층을 형성하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 10 |
10
제1항에 있어서,
상기 (g) 과정에서 상기 제1 반도체막 및 상기 게이트 절연막은 습식 식각 공정을 통해 제거되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 11 |
11
제1항에 있어서,
상기 (h) 과정에서 상기 제3 실린더 기둥은 상기 제2 실린더 기둥에 대해 적어도 1회 이상의 산화-식각(Fin-Trimming) 공정을 수행하여 형성되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 12 |
12
제1항에 있어서,
상기 (i) 과정은,
(i1) 상기 제3 실린더 기둥과, 상기 제3 실린더 기둥의 주변에 노출된 상기 게이트 절연막, 상기 게이트 전극 및 상기 제2 실리콘 산화막층이 커버되도록 실리콘 질화막을 증착하는 과정과;
(i2) 상기 실리콘 질화막을 건식 식각하여 상기 제1 실리콘 질화막을 형성하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 13 |
13
제1항에 있어서,
상기 (k) 과정은,
(k1) 상기 반도체 산화물, 상기 제1 실리콘 질화막 및 상기 제2 실리콘 산화막층이 커버되도록 실리콘 질화막을 증착하는 과정과;
(k2) 상기 실리콘 질화막을 습식 식각하여 상기 제2 실리콘 질화막을 형성하는 과정을 포함하는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 14 |
14
제1항에 있어서,
상기 (l) 과정에서 상기 반도체 산화물은 습식 식각을 통해 제거되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 15 |
15
제1항에 있어서,
상기 (m) 과정에서 상기 제2 반도체막은 인-시튜 도핑된 폴리 실리콘(In-Situ doped Poly-Si)의 증착에 의해 형성되는 것을 특징으로 하는 수직 실린더형 트랜지스터의 제조방법
|
| 16 |
16
제1항 내지 제15항 중 어느 한 항에 따른 제조방법에 의해 제조된 수직 실린더형 트랜지스터
|
