| 1 |
1
박막 트랜지스터에 있어서,투명한 기판;상기 기판 상에 형성되어 있는 게이트;상기 게이트를 덮고 있는 게이트 절연막;상기 게이트 절연막 상에 형성되어 있는 마이크로 결정질 실리콘 박막;상기 마이크로 결정질 실리콘 박막을 덮고 있되, 소스/드레인 영역을 제외한 영역상에 형성된 제1 절연막;상기 소스/드레인 영역상에 형성된 N-형 마이크로 결정질 실리콘 박막;상기 소스/드레인 영역을 제외한 영역상에 형성된 제2 절연막; 및상기 소스/드레인 영역상에 형성된 금속층을 포함하여 구성됨을 특징으로 하는 박막 트랜지스터
|
| 2 |
2
제 1항에 있어서, 상기 기판은 금속, 플라스틱, 실리콘 또는 글래스를 사용하는 것을 특징으로 하는 박막 트랜지스터
|
| 3 |
3
박막 트랜지스터 제조 방법에 있어서, 기판 상부에 게이트를 증착한 후, 상기 게이트를 패터닝하는 단계; 게이트 절연막과 마이크로 결정질 실리콘 박막을 순차적으로 증착한 후, 상기 마이크로 결정질 실리콘 박막을 패터닝하는 단계; 제1 절연막을 증착한 후, 상기 제1 절연막을 패터닝하는 단계; N-형 마이크로 결정질 실리콘 박막을 증착한 후, 상기 N-형 마이크로 결정질 실리콘 박막을 패터닝하는 단계; 제2 절연막을 증착한 후, 상기 제2 절연막을 패터닝하는 단계; 및 금속층을 증착한 후, 상기 금속층을 패터닝하는 단계 를 포함하여 이루어짐을 특징으로 하는 박막 트랜지스터 제조 방법
|
| 4 |
4
삭제
|
| 5 |
5
제 3항에 있어서, 상기 마이크로 결정질 박막은 증착 가스중 수소 가스의 혼합비를 조정하여 제조하는 박막 트랜지스터 제조 방법
|
| 6 |
6
박막 트랜지스터에 있어서,투명한 기판;상기 기판상에 형성되어 있는 마이크로 결정질 실리콘 박막;상기 마이크로 결정질 실리콘 박막의 상부에 형성되어 있는 게이트 절연막;상기 게이트 절연막 상부의 소스/드레인 영역상에 형성된 N-형 마이크로 결정질 실리콘 박막;상기 소스/드레인 영역을 제외한 영역상에 형성된 게이트 및 제2 절연막;상기 소스/드레인 영역상에 형성된 금속층을 포함하여 구성됨을 특징으로 하는 박막 트랜지스터
|
| 7 |
7
박막 트랜지스터에 있어서,투명한 기판;상기 기판상에 형성되어 있는 제1 게이트;상기 제1 게이트를 덮고 있는 게이트 절연막;상기 게이트 절연막상에 형성되어 있는 마이크로 결정질 실리콘 박막;상기 마이크로 결정질 실리콘 박막을 덮고 있되, 소스/드레인 영역을 제외한 영역상에 형성된 제1 절연막;상기 소스/드레인 영역상에 형성된 N-형 마이크로 결정질 실리콘 박막;상기 제1절연막의 상부에 형성하되, 상기 제1 게이트 형성 영역의 상부에 형성된 제2 게이트;상기 소스/드레인 영역을 제외한 영역상에 형성된 제2 절연막;상기 소스/드레인 영역상에 형성된 금속층을 포함하여 구성됨을 특징으로 하는 박막 트랜지스터
|
