| 1 |
1
기판 상부에 형성된 게이트 전극;상기 게이트 전극을 감싸며 형성된 게이트 절연막;상기 게이트 절연막 상부에 상호 이격하여 형성되는 드레인 전극 및 소스 전극과, 상기 게이트 절연막 상부에 상기 드레인 전극과 전기적으로 연결되어 형성된 데이터 전극;상기 게이트 절연막 상부의 상호 이격된 영역에 상기 드레인 전극 및 소스 전극의 일부를 감싸며 형성되고, 상기 상호 이격된 영역에 형성된 부분에서 연장되어 상기 데이터 전극의 일부를 감싸며 형성되는 유기 반도체층;상기 게이트 절연막 상부에 상기 드레인 전극, 소스 전극, 데이터 전극 및 유기 반도체층을 감싸며 형성되고, 상기 데이터 전극을 감싸며 형성된 유기 반도체층이 노출되도록 일부가 제거된 제1 보호막; 및상기 제1 보호막 상부 및 상기 노출된 유기 반도체층 상부에 형성되는 제2 보호막을 포함하여 이루어지는 유기 박막 트랜지스터
|
| 2 |
2
제1항에 있어서,상기 기판과 게이트 전극 사이에 버퍼층을 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 3 |
3
제1항 또는 제2항에 있어서,상기 기판은 폴리에틸렌 나프탈레이트(Polyethylenenaphthalate), 폴리카보네이트(Polycarbonate), 폴리이미드(Polyimide), 폴리에틸렌 테레프탈레이트(Polyethyleneterephthalate), 폴리카보네이트(Polycarbonate), 폴리아크릴레이트(Polyacrylate) , 폴리에테르설폰(Polyethersulfone) 중에서 선택된 어느 하나의 물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 4 |
4
제2항에 있어서,상기 버퍼층은 실리콘 산화물 또는 실리콘 질화물으로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 5 |
5
제1항 또는 제2항에 있어서,상기 게이트 절연막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 탄탈륨 산화물 중에서 선택된 어느 하나의 산화물 또는 폴리비닐페놀(Polyvinylphenol), 폴리비닐알콜(Polyvinylalchol), 폴리이미드(Polyimide) 중에서 선택된 어느 하나의 유기물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 6 |
6
제1항 또는 제2항에 있어서,게이트 전극, 드레인 전극, 소스 전극 및 데이터 전극은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중에서 선택된 어느 하나의 금속 또는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중에서 선택된 어느 하나의 금속 산화물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 7 |
7
제1항 또는 제2항에 있어서,상기 유기 반도체층은 펜타센(Pentacene) 계열, 폴리싸이오펜(Polythiophene) 계열, 테트라센(Tetracene) 계열에서 선택된 어느 하나의 유기물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 8 |
8
제1항 또는 제2항에 있어서,상기 제1 보호막 및 제2 보호막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 탄탈륨 산화물 및 실리콘 옥시나이트라이드(SiON) 중에서 선택된 어느 하나의 무기물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터
|
| 9 |
9
기판 상부에 게이트 전극을 형성하고, 상기 게이트 전극을 감싸며 게이트 절연막을 형성하는 단계;상기 게이트 절연막 상부에 드레인 전극 및 소스 전극을 상호 이격하여 형성하고, 상기 드레인 전극과 전기적으로 연결되도록 데이터 전극을 형성하는 단계;상기 게이트 절연막 상부의 상기 드레인 전극 및 소스 전극의 상호 이격된 영역과, 상기 데이터 전극의 일부 영역에 상기 드레인 전극, 소스 전극 및 데이터 전극을 감싸며 희생층을 형성하는 단계;상기 게이트 절연막 상부에 상기 드레인 전극, 소스 전극, 데이터 전극 및 희생층을 감싸며 제1 보호막을 형성한 후, 상기 데이터 전극 상부에 형성된 제1 보호막의 일부를 제거하여 상기 희생층을 노출시키는 단계;상기 희생층을 제거하는 단계;상기 희생층이 제거된 영역에 유기 반도체층을 형성하는 단계; 및상기 제1 보호막 및 상기 노출된 유기 반도체층 상부에 제2 보호막을 형성하는 단계를 포함하여 이루어지는 유기 박막 트랜지스터의 제조방법
|
| 10 |
10
제9항에 있어서,상기 게이트 전극을 형성하기 전에,상기 기판 상부에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 11 |
11
제9항 또는 제10항에 있어서,상기 게이트 전극, 게이트 절연막, 드레인 전극, 소스 전극 및 데이터 전극은 화학 기상 증착(Chemical Vapor Deposition), 유기 기상 증착(Organic Vapor Phase Deposition), 스핀 코팅(Spin Coating), 잉크젯 프린팅(Ink Jet Printing) 중에서 선택된 어느 하나의 방법으로 형성하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 12 |
12
제9항 또는 제10항에 있어서,상기 희생층은 금(Au), 은(Ag), 크롬(Cr), 티타늄(Ti), 구리(Cu), 알루미늄(Al), 탄탈륨(Ta), 몰리브데늄(Mo), 텅스텐(W), 니켈(Ni), 팔라듐(Pd), 백금(Pt) 중에서 선택된 어느 하나의 금속이나 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide) 중에서 선택된 어느 하나의 금속 산화물 또는 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 탄탈륨 산화물 중에서 선택된 어느 하나의 산화물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 13 |
13
제9항 또는 제10항에 있어서,상기 희생층은 상기 게이트 절연막, 드레인 전극, 소스 전극 및 데이터 전극과 서로 다른 물질로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 14 |
14
제9항 또는 제10항에 있어서,상기 희생층을 제거하는 단계는,상기 희생층만을 선택적으로 제거하는 에천트(Echant)를 사용하여 습식 식각하는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
| 15 |
15
제9항 또는 제10항에 있어서,상기 제1 보호막 및 제2 보호막은 실리콘 산화물, 실리콘 질화물, 알루미늄 산화물, 탄탈륨 산화물 및 실리콘 옥시나이트라이드(SiON) 중에서 선택된 어느 하나의 무기물로 이루어지는 것을 특징으로 하는 유기 박막 트랜지스터의 제조방법
|
