| 1 |
1
베이스 기판; 상기 베이스 기판 상면에 형성되는 에피층; 상기 에피층 상에 형성되며, 소스, 드레인 및 게이트 전극이 형성될 영역이 구분되도록 식각된 정렬층 및 상기 정렬층의 구분된 영역에 형성되는 상기 소스, 드레인 및 게이트 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자
|
| 2 |
2
제1항에 있어서, 상기 정렬층은 Si3N4, GaN, AlN, InN, Al203, SiNx, 및 SiOx 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 질화물 반도체 소자
|
| 3 |
3
제1항에 있어서, 상기 정렬층은 1nm 이상 1000nm 이하의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 소자
|
| 4 |
4
제1항에 있어서, 상기 정렬층 및 상기 소스, 드레인 및 게이트 전극을 덮도록 형성된 보호층; 및 상기 소스, 드레인 및 게이트 전극과 연결되는 금속 배선을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자
|
| 5 |
5
제1항에 있어서, 상기 에피층은 버퍼층, 2DEG층 및 장벽층이 순차로 적층된 구조임을 특징으로 하는 질화물 반도체 소자
|
| 6 |
6
제1항에 있어서, 상기 소스, 및 드레인 전극은 오믹접합 특성을 가지며 상기 정렬층을 감싸는 형태를 가지는 것을 특징으로 하는 질화물 반도체 소자
|
| 7 |
7
제1항에 있어서, 상기 게이트 전극은 쇼트키 접합 특성을 가지며 상기 정렬층을 감싸는 형태를 가지는 것을 특징으로 하는 질화물 반도체 소자
|
| 8 |
8
베이스 기판을 마련하는 과정과, 상기 베이스 기판 상에 에피층을 형성하는 과정과, 상기 에피층 상에 정렬층을 형성하는 과정과, 소스, 드레인 및 게이트 전극이 형성될 영역이 구분되도록 상기 정렬층의 일부를 제거하는 과정과, 상기 정렬층의 구분된 영역에 상기 소스, 드레인 전극과 상기 게이트 전극을 형성하는 과정을 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법
|
| 9 |
9
제8항에 있어서, 상기 정렬층은 Si3N4, GaN, AlN, InN, Al203, SiNx, 및 SiOx 중 선택된 어느 하나를 이용하여 형성하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법
|
| 10 |
10
제8항에 있어서, 상기 정렬층은 1nm 이상 1000nm 이하의 두께로 형성되는 것을 특징으로 하는 질화물 반도체 소자 제조 방법
|
| 11 |
11
제8항에 있어서, 상기 정렬층 및 상기 소스, 드레인 및 게이트 전극을 덮도록 보호층을 형성하는 과정과, 상기 소스, 드레인 게이트 전극과 연결되는 금속 배선을 형성하는 과정을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법
|
| 12 |
12
제8항에 있어서, 상기 에피층은 버퍼층, 2DEG층 및 장벽층이 순차로 적층된 구조임을 특징으로 하는 질화물 반도체 소자 제조 방법
|
| 13 |
13
제8항에 있어서, 상기 소스 및 드레인 전극은 오믹접합 특성을 가지며 상기 정렬층을 감싸는 형태를 가지는 것을 특징으로하는 질화물 반도체 소자의 제조 방법
|
| 14 |
14
제8항에 있어서, 상기 게이트 전극은 쇼트키 접합 특성을 가지며 상기 정렬층을 감싸는 형태를 가지는 것을 특징으로 하는 질화물 반도체 소자의 제조 방법
|
| 15 |
15
제8항에 있어서, 상기 정렬층의 구분된 영역에 상기 소스, 드레인 전극과 상기 게이트 전극을 형성하는 과정은, 상기 소스 및 드레인 전극을 형성하는 과정,상기 정렬층 및 상기 에피층을 식각하여 활성 영역을 구분하는 과정, 및상기 게이트 전극을 형성하는 과정을 포함하는 것을 특징으로 하는 질화물 반도체 소자 제조 방법
|
