맞춤기술찾기

이전대상기술

박막 트랜지스터를 이용한 인버터 소자 및 그 제조방법

  • 기술번호 : KST2015145915
  • 담당센터 : 경기기술혁신센터
  • 전화번호 : 031-8006-1570
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 n-type 또는 p-type 중 한 가지 타입의 반도체만을 이용하여 구현하는 enhancement-load type 및 depletion-load type 인버터 구현 시에 인버터를 구성하는 driver TFT와 load TFT 단위 소자 구조에서 각각의 게이트 절연막의 두께를 달리하여 동일한 입력 전압(Vin)이 가해졌을 경우, 상이한 게이트 절연막 두께 차이에 의해서 발생하는 전계 효과의 차이를 이용하여 두 박막 트랜지스터 소자의 전기적 특성 차이를 발생시켜 이를 이용하여 인버터 특성을 구현하는 것이다.
Int. CL H01L 29/786 (2006.01) H01L 21/336 (2006.01)
CPC H01L 27/1237(2013.01) H01L 27/1237(2013.01)
출원번호/일자 1020120020499 (2012.02.28)
출원인 전자부품연구원
등록번호/일자
공개번호/일자 10-2013-0098739 (2013.09.05) 문서열기
공고번호/일자
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 공개
심사진행상태 수리
심판사항
구분 신규
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2017.02.28)
심사청구항수 6

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 한국전자기술연구원 대한민국 경기도 성남시 분당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 김원근 대한민국 경기 성남시 분당구
2 김영훈 대한민국 경기 성남시 분당구
3 이정노 대한민국 경기 용인시 수지구
4 오민석 대한민국 서울 서초구
5 김지완 대한민국 경기 성남시 분당구
6 유병욱 대한민국 경기 성남시 분당구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 특허법인지명 대한민국 서울특별시 강남구 남부순환로**** 차우빌딩*층

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
최종권리자 정보가 없습니다
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 [특허출원]특허출원서
[Patent Application] Patent Application
2012.02.28 수리 (Accepted) 1-1-2012-0164554-80
2 출원인정보변경(경정)신고서
Notification of change of applicant's information
2013.04.17 수리 (Accepted) 4-1-2013-0013766-37
3 [심사청구]심사청구(우선심사신청)서
[Request for Examination] Request for Examination (Request for Preferential Examination)
2017.02.28 수리 (Accepted) 1-1-2017-0203463-66
4 선행기술조사의뢰서
Request for Prior Art Search
2017.04.10 수리 (Accepted) 9-1-9999-9999999-89
5 선행기술조사보고서
Report of Prior Art Search
2017.06.12 수리 (Accepted) 9-1-2017-0017772-59
6 의견제출통지서
Notification of reason for refusal
2018.05.04 발송처리완료 (Completion of Transmission) 9-5-2018-0310016-39
7 거절결정서
Decision to Refuse a Patent
2018.11.20 발송처리완료 (Completion of Transmission) 9-5-2018-0791403-09
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.08.24 수리 (Accepted) 4-1-2020-5189497-57
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
엔-타입(n-type) 또는 피-타입(p-type) 중 어느 한 가지 타입으로 이루어진 직렬 연결된 2개의 TFT 소자들을 포함하고, 상기 2개의 TFT 소자들 중 어느 하나의 소자는 드라이버(driver) 트랜지스터로, 나머지 하나의 소자는 부하(load) 트랜지스터로 역할하는 인버터 소자에 있어서,상기 드라이버 트랜지스터와 상기 부하 트랜지스터가 하나의 게이트 절연막을 공유하되,상기 드라이버 트랜지스터를 구성하는 반도체 층과 게이트 전극 사이에 형성된 상기 게이트 절연막의 두께와 상기 부하 트랜지스터를 구성하는 반도체 층과 게이트 전극 사이에 형성된 상기 게이트 절연막의 두께는 서로 다른 것을 특징으로 하는 인버터 소자
2 2
제1항에 있어서, 상기 드라이버 트랜지스터와 상기 부하 트랜지스터 각각은,상기 게이트 전극이 상기 반도체 층의 하위층에 존재하는 하부 게이트 구조 또는 상기 게이트 전극이 상기 반도체 층의 상위층에 존재하는 상부 게이트 구조인 것을 특징으로 하는 인버터 소자
3 3
제2항에 있어서,상기 하부 게이트 구조의 드라이버 트랜지스터는,기판상에 형성된 드라이버측 게이트 전극;상기 드라이버측 게이트 전극 상에 제1 두께로 형성된 게이트 절연막; 상기 제1 두께로 형성된 게이트 절연막을 사이에 두고 상기 드라이버측 게이트 전극 상에 형성된 드라이버측 반도체층; 및상기 드라이버측 반도체층 상에 소정 간격으로 이격되어 형성된 드라이버측 소스 및 드레인 전극을 포함하고,상기 하부 게이트 구조의 부하 트랜지스터는,상기 기판상에 형성된 부하측 게이트 전극;상기 부하측 게이트 전극 상에 상기 제1 두께와 다른 제2 두께로 형성된 상기 게이트 절연막;상기 제2 두께로 형성된 게이트 절연막을 사이에 두고 상기 부하측 게이트 전극 상에 형성된 부하측 반도체층; 및상기 부하측 반도체층 상에 부하측 소스 및 드레인 전극을 포함하고,
4 4
제2항에 있어서, 상기 상부 게이트 구조의 드라이버 트랜지스터는,기판상에 형성된 드라이버측 소스 및 드레인 전극;상기 드라이버측 소스 및 드레인 전극 상에 증착된 드라이버측 반도체층;상기 드라이버측 반도체층 상에 제1 두께로 형성된 게이트 절연막; 및상기 제1 두께로 형성된 게이트 절연막을 사이에 두고, 상기 반도체 층 상에 형성된 드라이버 측 게이트 전극을 포함하고, 상기 상부 게이트 구조의 부하 트랜지스터는,상기 기판상에 형성된 부하측 소스 및 드레인 전극;상기 부하측 소스 및 드레인 전극 상에 증착된 부하측 반도체층;상기 부하측 반도체층 상에 상기 제1 두께와 다른 제2 두께로 형성된 게이트 절연막; 및 상기 제2 두께로 형성된 게이트 절연막을 사이에 두고, 상기 반도체 층 상에 형성된 부하측 게이트 전극을 포함하는 것을 특징으로 하는 인버터 소자
5 5
기판상에 상부 게이트 구조의 드라이버 TFT의 소스 및 드레인 전극과 상부 게이트 구조의 부하 TFT의 소스 및 드레인 전극을 증착 및 패터닝하는 단계;상기 드라이버 TFT 소자의 소스 및 드레인 전극 상에 채널층인 반도체층을 증착 및 패터닝하고, 상기 부하 TFT 소자의 소스 및 드레인 전극 상에 채널층인 반도체층을 증착 패터닝하는 단계;상기 드라이버 TFT 소자의 반도체층 상에 제1 두께의 게이트 절연막을 증착하고, 상기 부하 TFT 소자의 반도체층 상에 상기 제1 두께와 다른 제2 두께의 게이트 절연막을 증착하되, 상기 제2 두께의 게이트 절연막은 식각 공정, 리프트 오프 공정 및 프린팅 공정 중 어느 하나의 공정으로 형성하는 단계; 및상기 제1 두께의 게이트 절연막 상에 상기 드라이버 TFT의 게이트 전극을 증착 및 패터닝하고, 상기 제2 두께의 게이트 절연막 상에 상기 부하 TFT의 게이트 전극을 증착 및 패터닝 하는 단계를 포함하는 인버터 소자의 제조 방법
6 6
기판상에 하부 게이트 구조의 드라이버 TFT의 게이트 전극과 하부 게이트 구조의 부하 TFT의 게이트 전극을 증착 및 패터닝하는 단계;상기 드라이버 TFT 소자의 게이트 전극 상에 제1 두께의 게이트 절연막을 증착 및 패터닝하고, 상기 부하 TFT 소자의 게이트 전극 상에 상기 제1 두께와 다른 제2 두께의 게이트 절연막을 증착 패터닝하되, 상기 제2 두께의 게이트 절연막은 상기 제2 두께의 게이트 절연막은 식각 공정, 리프트 오프 공정 및 프린팅 공정 중 어느 하나의 공정으로 형성하는 단계;상기 제1 두께의 게이트 절연막 상에 상기 드라이버 TFT 소자의 채널층인 반도체층을 증착하고, 상기 제2 두께의 게이트 절연막 상에 상기 부하 TFT 소자의 채널층인 반도체층을 증착하는 단계; 및상기 드라이버 TFT 소자의 반도체층 상에 소스 및 드레인 전극을 증착 및 패터닝하고, 상기 부하 TFT 소자의 반도체층 상에 소스 및 드레인 전극을 증착 및 패터닝하는 단계를 포함하는 인버터 소자의 제조 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
순번, 연구부처, 주관기관, 연구사업, 연구과제의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 국가R&D 연구정보 정보 표입니다.
순번 연구부처 주관기관 연구사업 연구과제
1 지식경제부 한국디스플레이연구조합 산업원천기술개발사업 차세대 디스플레이용 TFT 백플레인 기술