| 1 |
1
능동구동 디스플레이의 구동을 위한 아날로그 버퍼회로에 있어서,데이터신호를 수신하며 선택(Select) 신호에 따라 상기 데이터신호를 샘플링하는 제1 트랜지스터와;상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속되며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제2 트랜지스터와; 제1 전원전압(VDD)을 수신하며, 액티브 신호에 따라 제어되는 제3 트랜지스터와; 상기 노드 A에 게이트 전극이 접속되고, 상기 제3 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속된 제4 트랜지스터와;상기 제1 트랜지스터의 소스/드레인 전류 통로와 상기 노드 A와의 사이에 자신의 소스/드레인 전류통로가 접속되며, 게이트 전극과 드레인 전극이 접속된 제5 트랜지스터와;제2 전원전압(VSS)을 수신하고, 상기 제5 트랜지스터의 드레인 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제6 트랜지스터와;상기 제2 전원전압(VSS)을 수신하고, 상기 제4 트랜지스터의 소스 전극에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제7 트랜지스터와; 상기 제4 트랜지스터의 소스 전극과 상기 제2 전원전압(VSS) 사이에 연결된 커패시터를 포함하며, 상기 제2 트랜지스터에 의해 상기 제4 트랜지스터의 문턱전압을 상쇄시킴으로써 상기 제4 트랜지스터의 소스에 입력전압과 동일한 데이터신호 전압이 전달되도록 함을 특징으로 하는 아날로그 버퍼회로
|
| 2 |
2
능동구동 디스플레이의 구동을 위한 아날로그 버퍼회로에 있어서,데이터신호를 수신하며 선택신호에 따라 상기 데이터신호를 샘플링하는 제1 트랜지스터와;상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속되며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제2 트랜지스터와; 제1 전원전압(VDD)을 수신하며, 상기 선택신호에 따라 제어되는 제3 트랜지스터와; 상기 노드 A에 접속된 게이트 전극과, 상기 제3 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속된 제4 트랜지스터와;상기 데이터신호 전압보다 높은 전압(Vdata+α)을 수신하고, 상기 노드 A에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제5 트랜지스터와;제2 전원전압(VSS)을 수신하며, 상기 제4 트랜지스터의 소스/드레인 전류통로에 자신의 소스/드레인 전류통로가 접속되며, 상기 리셋 신호에 따라 제어되는 제6 트랜지스터; 및 상기 제4 트랜지스터의 소스 전극과 상기 제2 전원전압(VSS) 사이에 연결된 커패시터를 포함하며, 상기 제4 트랜지스터의 게이트에 데이터신호 전압 + 임계전압(Vdata + Vth)이 전달되도록 함으로써 상기 제4 트랜지스터의 소스에 입력전압과 동일한 데이터신호 전압이 전달되도록 함을 특징으로 하는 아날로그 버퍼회로
|
| 3 |
2
능동구동 디스플레이의 구동을 위한 아날로그 버퍼회로에 있어서,데이터신호를 수신하며 선택신호에 따라 상기 데이터신호를 샘플링하는 제1 트랜지스터와;상기 제1 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속되며, 노드 A에서 게이트 전극과 드레인 전극이 접속된 제2 트랜지스터와; 제1 전원전압(VDD)을 수신하며, 상기 선택신호에 따라 제어되는 제3 트랜지스터와; 상기 노드 A에 접속된 게이트 전극과, 상기 제3 트랜지스터의 소스/드레인 전류 통로에 자신의 소스/드레인 전류통로가 접속된 제4 트랜지스터와;상기 데이터신호 전압보다 높은 전압(Vdata+α)을 수신하고, 상기 노드 A에 자신의 소스/드레인 전류 통로가 접속되며, 리셋 신호에 따라 제어되는 제5 트랜지스터와;제2 전원전압(VSS)을 수신하며, 상기 제4 트랜지스터의 소스/드레인 전류통로에 자신의 소스/드레인 전류통로가 접속되며, 상기 리셋 신호에 따라 제어되는 제6 트랜지스터; 및 상기 제4 트랜지스터의 소스 전극과 상기 제2 전원전압(VSS) 사이에 연결된 커패시터를 포함하며, 상기 제4 트랜지스터의 게이트에 데이터신호 전압 + 임계전압(Vdata + Vth)이 전달되도록 함으로써 상기 제4 트랜지스터의 소스에 입력전압과 동일한 데이터신호 전압이 전달되도록 함을 특징으로 하는 아날로그 버퍼회로
|
