| 1 |
1
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 형성되는 제1전극;상기 반도체층 상에 형성되는 제2전극을 포함하여 구성되며,상기 부도체층은 양자 투과 효과에 의해 전류가 흐르는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드
|
| 2 |
2
삭제
|
| 3 |
3
제1항에 있어서,상기 부도체층은 5 ㎚ 내지 500 ㎚의 두께로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드
|
| 4 |
4
제1항에 있어서,상기 반도체층은 실리콘 반도체로, 상기 부도체층은 실리콘 옥사이드로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드
|
| 5 |
5
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되며, GaAs의 에너지 밴드갭과 같거나 큰 반도체로 구성되는 반도체층;상기 그래핀층 상에 형성되는 제1전극;상기 반도체층 상에 형성되는 제2전극을 포함하여 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 다이오드
|
| 6 |
6
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극 및 드레인 전극;상기 반도체층 상에 형성되는 게이트 전극을 포함하여 구성되며,상기 부도체층은 양자 투과 효과에 의해 전류가 흐르는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터
|
| 7 |
7
삭제
|
| 8 |
8
제6항에 있어서,상기 부도체층은 5 ㎚ 내지 500 ㎚의 두께로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터
|
| 9 |
9
제6항에 있어서,상기 반도체층은 실리콘 반도체로, 상기 부도체층은 실리콘 옥사이드로 형성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터
|
| 10 |
10
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극 및 드레인 전극;상기 반도체층 상에 형성되는 게이트 전극을 포함하여 구성되며,상기 반도체층은 GaAs의 에너지 밴드갭과 같거나 큰 반도체로 구성되는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터
|
| 11 |
11
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극 및 드레인 전극;상기 반도체층 상에 형성되는 게이트 전극을 포함하여 구성되며,상기 소스 전극 및 드레인 전극은 상기 그래핀층과 쇼트키 접촉(Schottky contact)하거나 터널 접촉(Tunnel contact)하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 트랜지스터
|
| 12 |
12
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 형성되는 제1전극;상기 반도체층 상에 형성되는 제2전극;상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고,상기 광차단막은 개구부를 구비한 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드
|
| 13 |
13
제12항에 있어서,상기 개구부는 그래핀층 상에 위치하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드
|
| 14 |
14
제12항에 있어서,생성되는 광전류의 양은,상기 제1전극과 제2전극에 인가되는 역방향 바이어스(reverse bias)의 크기와 상기 반도체층의 공간전하영역의 두께에 비례하고,상기 반도체층의 도핑 수에 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드
|
| 15 |
15
제12항에 있어서,광전류가 생성되는 빛의 파장 및 광전류가 최대로 생성되는 빛의 파장은 상기 반도체층의 에너지 밴드갭과 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광다이오드
|
| 16 |
16
그래핀층;상기 그래핀층 하부에 적층되는 부도체층;상기 부도체층 하부에 적층되는 반도체층;상기 그래핀층 상에 서로 이격되도록 형성된 소스 전극과 드레인 전극;상기 반도체층 상에 형성되는 게이트 전극;상기 그래핀층 상에 적층되는 광차단막을 포함하여 구성되고,상기 광차단막은 개구부를 구비한 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터
|
| 17 |
17
제16항에 있어서,생성되는 광전류의 양은,상기 소스 전극과 게이트 전극에 인가되는 역방향 바이어스(reverse bias)의 크기와 상기 반도체층의 공간전하영역의 두께에 비례하고,상기 반도체층의 도핑 수에 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터
|
| 18 |
18
제16항에 있어서,광전류가 생성되는 빛의 파장 및 광전류가 최대로 생성되는 빛의 파장은 상기 반도체층의 에너지 밴드갭과 반비례하는 것을 특징으로 하는 그래핀-부도체-반도체 구조를 갖는 투과 광트랜지스터
|
