맞춤기술찾기

이전대상기술

플래시 메모리 소자, 이의 제조 방법 및 이의 구동 방법

  • 기술번호 : KST2015184926
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 본 발명은 비휘발성 메모리 소자(Non-volatile Memory Device)에 관한 것으로, 특히 프로그램 속도가 개선된 플래시 메모리 소자(Flash Memory Device : EEPROM), 이의 제조 방법 및 이의 구동 방법에 관한 것으로, 본 발명의 플래시 메모리 소자는 액티브 영역과 소자 격리 영역으로 구분되어 정의된 반도체 기판과, 상기 액티브 영역의 소정 부위의 반도체 기판 상에 형성되며, 영역이 제1, 제 2 영역으로 이분되어 각 영역에 대응되어 서로 상이한 일함수를 갖는 물질로 이루어진 제 1 게이트 전극 및 상기 제 1 게이트 전극 양측에 대응되어 상기 반도체 기판에 형성된 소오스/드레인 영역을 포함하여 이루어짐을 특징으로 한다.이중 일함수 게이트(dual work fuction gate), 싱글 폴리 실리콘, EEPROM(Electrically Erasable Programmable Read Only Memory)
Int. CL H01L 27/115 (2006.01)
CPC H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01) H01L 27/2463(2013.01)
출원번호/일자 1020060008963 (2006.01.27)
출원인 충북대학교 산학협력단, 충청북도
등록번호/일자 10-0745030-0000 (2007.07.26)
공개번호/일자
공고번호/일자 (20070801) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2006.07.18)
심사청구항수 31

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 충북대학교 산학협력단 대한민국 충청북도 청주시 서원구
2 충청북도 대한민국 충청북도 청주시 상당구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 나기열 대한민국 충북 청주시 흥덕구
2 김영석 대한민국 충북 청주시 흥덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 심창섭 대한민국 서울특별시 송파구 올림픽로 **, 현대빌딩 *층 (잠실동)(KBK특허법률사무소)
2 윤의상 대한민국 충청북도 청주시 흥덕구 풍산로 **, 충북중소기업종합지원센타 *층 한울국제특허법률사무소 (가경동)
3 김용인 대한민국 서울특별시 송파구 올림픽로 ** (잠실현대빌딩 *층)(특허법인(유한)케이비케이)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 충청북도 대한민국 충북 청주시 상당구
2 충북대학교 산학협력단 대한민국 충청북도 청주시 흥덕구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application
2006.01.27 수리 (Accepted) 1-1-2006-0069027-82
2 전자문서첨부서류제출서
Submission of Attachment to Electronic Document
2006.01.31 수리 (Accepted) 1-1-2006-5009151-89
3 출원심사청구서
Request for Examination
2006.07.18 수리 (Accepted) 1-1-2006-0508885-59
4 출원인변경신고서
Applicant change Notification
2006.12.07 수리 (Accepted) 1-1-2006-0907334-17
5 선행기술조사의뢰서
Request for Prior Art Search
2007.02.08 수리 (Accepted) 9-1-9999-9999999-89
6 선행기술조사보고서
Report of Prior Art Search
2007.03.13 수리 (Accepted) 9-1-2007-0012537-29
7 등록결정서
Decision to grant
2007.06.20 발송처리완료 (Completion of Transmission) 9-5-2007-0335410-65
8 출원인정보변경(경정)신고서
Notification of change of applicant's information
2012.09.18 수리 (Accepted) 4-1-2012-5196458-75
9 출원인정보변경(경정)신고서
Notification of change of applicant's information
2014.08.28 수리 (Accepted) 4-1-2014-5103343-45
10 출원인정보변경(경정)신고서
Notification of change of applicant's information
2015.06.17 수리 (Accepted) 4-1-2015-5081402-70
11 출원인정보변경(경정)신고서
Notification of change of applicant's information
2018.05.15 수리 (Accepted) 4-1-2018-5086612-26
12 출원인정보변경(경정)신고서
Notification of change of applicant's information
2020.07.06 수리 (Accepted) 4-1-2020-5149268-82
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
액티브 영역과 소자 격리 영역으로 구분되어 정의된 반도체 기판;상기 액티브 영역의 소정 부위의 반도체 기판 상에 형성되며, 영역이 제1, 제 2 영역으로 이분되어 각 영역에 대응되어 서로 상이한 일함수를 갖는 물질로 이루어진 제 1 게이트 전극; 및상기 제 1 게이트 전극 양측에 대응되어 상기 반도체 기판에 형성된 소오스/드레인 영역을 포함하여 이루어진 것을 특징으로 하는 플래시 메모리 소자
2 2
제 1항에 있어서,상기 제 1 게이트 전극은 상기 제 1 영역 및 제 2 영역에 대응되어, 각각 제 1, 제 2 도전형의 고농도 불순물이 도핑된 폴리 실리콘으로 이루어진 것을 특징으로 하는 플래시 메모리 소자
3 3
제 1항에 있어서,상기 제 1 게이트 전극은 상기 제 1 영역 및 제 2 영역에 대응되어, 각각 서로 다른 일함수를 갖는 금속으로 이루어진 것을 특징으로 하는 플래시 메모리 소자
4 4
제 1항에 있어서,상기 소오스/드레인 영역은 제 1 도전형의 고농도 불순물이 도핑되어 이루어지며, 상기 반도체 기판은 제 2 도전형으로 정의된 것을 특징으로 하는 플래시 메모리 소자
5 5
제 4항에 있어서,상기 제 1 도전형은 n형이고, 상기 제 2 도전형은 p형인 것을 특징으로 하는 플래시 메모리 소자
6 6
제 5항에 있어서,상기 소오스 영역에 인접한 상기 제 1 영역은 p형의 고농도 불순물이 도핑되어 이루어지며, 상기 드레인 영역에 인접한 상기 제 2 영역은 n형의 고농도 불순물이 도핑되어 이루어진 것을 특징으로 하는 플래시 메모리 소자
7 7
제 4항에 있어서,상기 제 1 도전형은 p형이고, 상기 제 2 도전형은 n형인 것을 특징으로 하는 플래시 메모리 소자
8 8
제 7항에 있어서,상기 소오스 영역에 인접한 상기 제 1 영역은 n형의 고농도 불순물이 도핑되어 이루어지며, 상기 드레인 영역에 인접한 상기 제 2 영역은 p형의 고농도 불순물이 도핑되어 이루어진 것을 특징으로 하는 플래시 메모리 소자
9 9
제 1항에 있어서,상기 반도체 기판 상에 상기 제 1 게이트 전극으로부터 제 1 방향으로 연장되어 제 2 게이트 전극이 더 형성되며, 상기 제 1 방향과 교차하는 방향으로 상기 제 2 게이트 전극의 양측에 대응되는 상기 반도체 기판에 고농도 불순물 영역이 더 형성된 것을 특징으로 하는 플래시 메모리 소자
10 10
제 9항에 있어서, 상기 드레인 영역은 비트 라인과 연결되며, 상기 제 2 게이트 전극 양측의 고농도 불순물 영역은 워드 라인과 연결되는 것을 특징으로 하는 플래시 메모리 소자
11 11
제 10항에 있어서,상기 제 1 게이트 전극은 플로팅 게이트로 기능하며, 상기 고농도 불순물 영역은 컨트롤 게이트로 기능하는 것을 특징으로 하는 플래시 메모리 소자
12 12
제 1 영역 및 제 2 영역으로 구분되어 정의되는 반도체 기판;상기 제 1 영역 및 제 2 영역을 가로지르며 제 1 방향으로 형성된 폴리 실리콘층;상기 제 1 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 제 1 및 제 2 고농도 불순물 영역;상기 제 2 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 제 3 및 제 4 고농도 불순물 영역; 상기 제 1 고농도 불순물 영역과 상기 제 2 고농도 불순물 영역 사이의 상기 폴리 실리콘층이 이분되어 서로 다른 일함수를 갖도록 하여 정의된 플로팅 게이트; 및상기 제 3 고농도 불순물 영역 및 제 4 고농도 불순물 영역과 연결된 컨트롤 게이트 단자를 포함하여 이루어진 것을 특징으로 하는 플래시 메모리 소자
13 13
제 12항에 있어서,상기 제 1 영역에는 제 2 도전형 웰이 형성되며, 상기 제 2 영역에는 제 1 도전형 웰이 형성된 것을 특징으로 하는 플래시 메모리 소자
14 14
제 12항에 있어서,상기 플로팅 게이트는 이분된 영역 중 상기 제 1 고농도 불순물 영역에 인접한 부위에는 제 2 도전형 고농도 불순물이 주입되고, 상기 제 2 고농도 불순물 영역에 인접한 부위에는 제 1 도전형 고농도 불순물이 주입된 것을 특징으로 하는 플래시 메모리 소자
15 15
제 12항에 있어서,상기 제 1 내지 제 4 고농도 불순물 영역에는 제 1 도전형 고농도 불순물이 주입된 것을 특징으로 하는 플래시 메모리 소자
16 16
제 12항에 있어서,상기 플로팅 게이트 및 컨트롤 게이트와 상기 반도체 기판 사이에 게이트 절연막이 더 개재된 것을 특징으로 하는 플래시 메모리 소자
17 17
제 14항에 있어서,상기 제 1 도전형은 n형이며, 상기 제 2 도전형은 p형인 것을 특징으로 하는 플래시 메모리 소자
18 18
제 14항에 있어서,상기 제 1 도전형은 p형이며, 상기 제 2 도전형은 n형인 것을 특징으로 하는 플래시 메모리 소자
19 19
제 12항에 있어서,상기 제 1, 제 2 고농도 불순물 영역 사이 및 상기 제 3, 제 4 고농도 불순물 영역 사이의 상기 폴리 실리콘층의 측벽에는 측벽 절연막이 더 형성된 것을 특징으로 하는 플래시 메모리 소자
20 20
제 19항에 있어서,상기 측벽 절연막 하측의 상기 반도체 기판에는 저농도 불순물 영역이 더 형성된 것을 특징으로 하는 플래시 메모리 소자
21 21
제 12항에 있어서,상기 제 1 내지 제 4 고농도 불순물 영역들에 대응되어 각각 제 1 내지 제 4 콘택홀을 구비하여 상기 기판 전면에 층간 절연막이 더 개재된 것을 특징으로 하는 플래시 메모리 소자
22 22
제 21항에 있어서,상기 제 1 내지 제 4 콘택홀을 통해 상기 제 1, 제 2 고농도 불순물 영역은 각각 상기 층간 절연막 상측에 더 형성되는 소오스 단자 및 드레인 단자에 연결되고, 상기 제 3, 제 4 고농도 불순물 영역은 상기 층간 절연막 상측에 더 형성되는 상기 컨트롤 게이트 단자와 연결되는 것을 특징으로 하는 플래시 메모리 소자
23 23
제 22항에 있어서,상기 드레인 단자는 비트 라인에 연결되며, 상기 컨트롤 게이트 단자는 워드 라인에 연결되며, 상기 소오스 단자는 소오스 선에 연결된 것을 특징으로 하는 플래시 메모리 소자
24 24
반도체 기판에 제 1 액티브 영역과 제 2 액티브 영역을 정의하고, 상기 제 1, 제 2 액티브 영역을 제외한 영역에 소자 격리막을 형성하는 단계;상기 제 1 액티브 영역 및 제 2 액티브 영역을 가로지르는 방향의 일방향으로 폴리 실리콘층을 형성하는 단계;상기 폴리 실리콘 양측의 상기 제 1 액티브 영역의 상기 폴리 실리콘층을 이분하여 소오스/드레인 영역 중 어느 한 영역에 인접한 부위를 가려, 상기 제 1 액티브 영역 및 상기 제 2 액티브 영역에 대하여 제 1 형의 고농도 불순물을 주입하여 상기 제 1, 제 2 액티브 영역의 상기 폴리 실리콘층 영역 양측에 각각 제 1, 제 2 고농도 불순물 영역 및 제 3, 제 4 고농도 불순물 영역을 형성하는 단계; 및상기 가린 부위를 오픈하고, 나머지 부위를 가린 상태에서 제 2형 고농도 불순물을 주입하는 단계를 포함하여 이루어짐을 특징으로 하는 플래시 메모리 소자의 제조 방법
25 25
제 24항에 있어서,상기 제 2 액티브 영역에는 제 1 형의 웰이 형성되며, 상기 제 1 액티브 영역에는 제 2 형의 웰이 형성된 것을 특징으로 하는 플래시 메모리 소자의 제조 방법
26 26
제 24항에 있어서,상기 폴리 실리콘층을 포함한 상기 반도체 기판 전면에 층간 절연막을 증착하고, 이를 선택적으로 제거하여 상기 제 1 내지 제 4 고농도 불순물 영역의 소정 부위들을 노출하는 제 1 내지 제 4 콘택홀을 형성하는 단계;상기 제 1 내지 제 4 콘택홀을 매립하며, 상기 층간 절연막 상부에 금속층을 증착하고 이를 선택적으로 제거하여 상기 제 1 콘택홀 및 제 2 콘택홀 상에 소오스/드레인 전극을 형성하고, 상기 제 3 콘택홀 및 제 4 콘택홀 상에 컨트롤 게이트 전극을 형성하는 단계를 더 포함하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법
27 27
제 26항에 있어서,상기 드레인 전극과 연결하는 비트 라인을 더 형성하고, 상기 컨트롤 게이트 전극과 연결되는 워드 라인을 더 형성하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법
28 28
제 24항에 있어서,상기 소오스 영역 및 드레인 영역 사이의 상기 제 1, 제 2 형 고농도 불순물이 도핑된 상기 폴리 실리콘은 플로팅 게이트로 기능하는 것을 특징으로 하는 플래시 메모리 소자의 제조 방법
29 29
제 1 영역 및 제 2 영역으로 구분되어 정의되는 반도체 기판과, 상기 제 1 영역 및 제 2 영역을 가로지르며 제 1 방향으로 형성된 폴리 실리콘층과, 상기 제 1 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 소오스/드레인 영역과, 상기 제 2 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 고농도 불순물 영역과, 상기 소오스/드레인 영역 사이의 상기 폴리 실리콘층이 이분되어 상기 소오스 영역에 인접한 영역에 제 2 도전형의 고농도 불순물이 주입되며 나머지 영역은 제 1 도전형의 고농도 불순물이 주입되어 정의된 플로팅 게이트를 포함하여 이루어지고, 상기 드레인 영역은 비트 라인에 연결되고, 상기 소오스 영역은 소오스 선에 연결되고, 상기 고농도 불순물 영역은 워드 라인에 연결된 진 플래시 메모리 소자의 구동 방법에 있어서,상기 비트 라인에 제 1 전압을 인가하고, 상기 소오스 선을 접지하고, 상기 워드 라인에 상기 제 1 전압 이상의 전압을 인가하여 프로그래밍하는 것을 특징으로 하는 플래시 메모리 소자의 구동 방법
30 30
제 1 영역 및 제 2 영역으로 구분되어 정의되는 반도체 기판과, 상기 제 1 영역 및 제 2 영역을 가로지르며 제 1 방향으로 형성된 폴리 실리콘층과, 상기 제 1 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 소오스/드레인 영역과, 상기 제 2 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 고농도 불순물 영역과, 상기 소오스/드레인 영역 사이의 상기 폴리 실리콘층이 이분되어 상기 소오스 영역에 인접한 영역에 제 2 도전형의 고농도 불순물이 주입되며 나머지 영역은 제 1 도전형의 고농도 불순물이 주입되어 정의된 플로팅 게이트를 포함하여 이루어지고, 상기 드레인 영역은 비트 라인에 연결되고, 상기 소오스 영역은 소오스 선에 연결되고, 상기 고농도 불순물 영역은 워드 라인에 연결된 플래시 메모리 소자의 구동 방법에 있어서,상기 소오스 선 및 워드 라인을 접지하고, 상기 비트 라인에 파지티브 고전압을 인가하여 상기 플로팅 게이트에 주입된 전자들을 소거하는 것을 특징으로 하는 플래시 메모리 소자의 구동 방법
31 31
제 1 영역 및 제 2 영역으로 구분되어 정의되는 반도체 기판과, 상기 제 1 영역 및 제 2 영역을 가로지르며 제 1 방향으로 형성된 폴리 실리콘층과, 상기 제 1 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 소오스/드레인 영역과, 상기 제 2 영역의 상기 제 1 방향과 교차하는 제 2 방향으로 상기 폴리 실리콘층 양측에 대응되어 상기 반도체 기판에 형성된 고농도 불순물 영역과, 상기 소오스/드레인 영역 사이의 상기 폴리 실리콘층이 이분되어 상기 소오스 영역에 인접한 영역에 제 2 도전형의 고농도 불순물이 주입되며 나머지 영역은 제 1 도전형의 고농도 불순물이 주입되어 정의된 플로팅 게이트를 포함하여 이루어지고, 상기 드레인 영역은 비트 라인에 연결되고, 상기 소오스 영역은 소오스 선에 연결되고, 상기 고농도 불순물 영역은 워드 라인에 연결된 플래시 메모리 소자의 구동 방법에 있어서,상기 소오스 선을 접지하고, 상기 워드 라인에 문턱 전압 이상의 제 1 전압을 인가하고, 상기 비트 라인에 파지티브 전압을 인가하여 상기 플로팅 게이트에 을 접지하고, 상기 비트 라인에 고전압을 인가하여 상기 플로팅 게이트에 데이터가 프로그래밍되어 있는가를 읽어내는 것을 특징으로 하는 플래시 메모리 소자의 구동 방법
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.