맞춤기술찾기

홈으로 가기
맞춤기술찾기
이전대상기술
프린트하기

이전대상기술

고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템

  • 기술번호 : KST2014003019
  • 담당센터 : 대전기술혁신센터
  • 전화번호 : 042-610-2279
상담신청 PDF 받기
요약, Int. CL, CPC, 출원번호/일자, 출원인, 등록번호/일자, 공개번호/일자, 공고번호/일자, 국제출원번호/일자, 국제공개번호/일자, 우선권정보, 법적상태, 심사진행상태, 심판사항, 구분, 원출원번호/일자, 관련 출원번호, 기술이전 희망, 심사청구여부/일자, 심사청구항수의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 서지정보 표입니다.
요약 가/감산, 쉬프트만을 이용하여 곱셈 역원기의 연산 동작을 수행할 수 있도록 함으로써 곱셈 역원기의 계산 속도를 향상시킬 수 있는 유한체 GF(p)에서 고속 공개키 암호시스템의 고속 곱셈 역원 방법 및 시스템이 개시된다. 본 발명은 암호 연산시 유한체 GF(p)에서의 연산 수행시간에서 가장 많이 차지하는 곱셈역원시 연산 동작에서 모듈러 연산 또는 곱셈/나눗셈을 필요로 하지 않고 단지 가/감산, 쉬프트만을 이용하여 계산 속도를 향상시킬 수 있는 장점이 있다. 또한 기존의 다른 역원 방식보다 반복 연산을 줄임으로서 계산 속도를 높일 수 있다.
Int. CL G06F 17/00 (2006.01) G06F 17/10 (2006.01)
CPC G06F 7/721(2013.01) G06F 7/721(2013.01)
출원번호/일자 1020070004695 (2007.01.16)
출원인 충북대학교 산학협력단
등록번호/일자 10-0865678-0000 (2008.10.22)
공개번호/일자 10-2008-0067429 (2008.07.21) 문서열기
공고번호/일자 (20081029) 문서열기
국제출원번호/일자
국제공개번호/일자
우선권정보
법적상태 소멸
심사진행상태 수리
심판사항
구분
원출원번호/일자
관련 출원번호
심사청구여부/일자 Y (2007.01.16)
심사청구항수 2

출원인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 출원인 표입니다.
번호 이름 국적 주소
1 충북대학교 산학협력단 대한민국 충청북도 청주시 서원구

발명자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 발명자 표입니다.
번호 이름 국적 주소
1 유영갑 대한민국 충북 청주시 흥덕구
2 김용대 대한민국 충북 청주시 흥덕구
3 최종화 대한민국 충북 청주시 흥덕구
4 박진섭 대한민국 충북 청주시 흥덕구
5 안영일 대한민국 충북 청주시 흥덕구

대리인

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 대리인 표입니다.
번호 이름 국적 주소
1 윤의상 대한민국 충청북도 청주시 흥덕구 풍산로 **, 충북중소기업종합지원센타 *층 한울국제특허법률사무소 (가경동)

최종권리자

번호, 이름, 국적, 주소의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 인명정보 - 최종권리자 표입니다.
번호 이름 국적 주소
1 충북대학교 산학협력단 대한민국 충청북도 청주시 서원구
번호, 서류명, 접수/발송일자, 처리상태, 접수/발송일자의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 행정처리 표입니다.
번호 서류명 접수/발송일자 처리상태 접수/발송번호
1 특허출원서
Patent Application		 2007.01.16 수리 (Accepted) 1-1-2007-0043392-68
2 선행기술조사의뢰서
Request for Prior Art Search		 2007.11.05 수리 (Accepted) 9-1-9999-9999999-89
3 선행기술조사보고서
Report of Prior Art Search		 2007.12.05 수리 (Accepted) 9-1-2007-0073710-96
4 의견제출통지서
Notification of reason for refusal		 2008.02.27 발송처리완료 (Completion of Transmission) 9-5-2008-0108199-91
5 [명세서등 보정]보정서
[Amendment to Description, etc.] Amendment		 2008.04.25 보정승인간주 (Regarded as an acceptance of amendment) 1-1-2008-0297096-27
6 [거절이유 등 통지에 따른 의견]의견(답변, 소명)서
[Opinion according to the Notification of Reasons for Refusal] Written Opinion(Written Reply, Written Substantiation)		 2008.04.25 수리 (Accepted) 1-1-2008-0297102-14
7 등록결정서
Decision to grant		 2008.07.31 발송처리완료 (Completion of Transmission) 9-5-2008-0403174-47
8 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2014.08.28 수리 (Accepted) 4-1-2014-5103343-45
9 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2015.06.17 수리 (Accepted) 4-1-2015-5081402-70
10 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2018.05.15 수리 (Accepted) 4-1-2018-5086612-26
11 출원인정보변경(경정)신고서
Notification of change of applicant's information		 2020.07.06 수리 (Accepted) 4-1-2020-5149268-82
번호, 청구항의 정보를 제공하는 이전대상기술 뷰 페이지 상세정보 > 청구항 표입니다.
번호 청구항
1 1
ⅰ)p는 0이 아닌 소수이고, 입력값 x∈(0,p) 일 때, p는 u 변수, x는 v변수, r변수에는 0이 입력되며, s변수에는 1이 입력되는 단계(S1); ⅱ)상기 ⅰ단계후에, 상기 u 변수에 입력되는 값이 짝수라면, 상기 r 변수에는 r을 2로 나눈 후 모듈러 p한 결과를, 상기 u 변수에는 u를 2로 나눈 결과를 입력시키며, 상기 v 변수에 입력되는 값이 짝수라면, 상기 s 변수에는 s를 2로 나눈 후 모듈러 p한 결과를, 상기 v 변수에는 v를 2로 나눈 결과를 입력키는 과정을 반복하는 단계 (S2~S5); ⅲ) 상기 ⅱ단계후에, 상기 u 변수 및 v 변수의 입력이 홀수이고, 상기 u 변수의 입력이 v 변수의 입력보다 크다면, 상기 u 변수에는 u 변수의 입력값에서 v 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, 상기 r 변수에는 r 변수의 입력값과 s 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 상기 ⅱ단계로 복귀하는 단계;(S6,S7) ⅲ) 상기 ⅱ단계후에, 상기 u 변수 및 v 변수의 입력이 홀수이고 u 변수의 입력값이 v 변수의 입력값보다 작다면, v 변수의 입력은 v 변수의 입력값에서 u 변수의 입력값을 뺄셈 연산하여 2로 나눈 결과를 입력시키고, 상기 s 변수에는 s 변수의 입력값과 r 변수의 입력값을 덧셈 연산하여 2로 나눈 후 모듈러 p한 결과를 입력시키고 상기 ⅱ단계로 복귀하는 단계;(S6,S8) 그리고, ⅳ) 상기 ⅱ단계후에 상기 v변수의 입력값이 1이면 상기 s의 변수의 값을 출력값 y로 선택하는 단계;(S10)를 포함하는 고속 공개키 암호시스템의 고속 곱셈 역원 방법
2 2
입력되는 변수값들의 홀수(odd) 및 짝수(even)판별하고 가/감산의 연산방법을 선택하며 곱셈역원연산을 위한 제어를 수행하는 제어부(201);상기 제어부(201)의 제어신호에 의하여 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 입력받아 선택된 값을 출력하기 위한 제 1 ~제 4MUX(202A~202D); 상기 제 1 ~제 4MUX(202A~202D)의 출력측에 접속되어 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 각각 변수 u, v, r, s로 입력받아 이를 저장하고 쉬프트 연산하기 위한 제1~제4 레지스터(204A~204D); 상기 제1~제4 레지스터(204A~204D)의 출력측에 접속되어 상기 제어부(201)의 제어신호를 받아 제1~제4 레지스터(204A~204D)에 저장된 변수 u, v, r, s값을 선택하여 출력시키기 위한 제 5~제 6MUX(206A~206B); 그리고,상기 제 5~제 6MUX(206A~206B)의 출력측에 접속되고 상기 제어부(201)의 제어신호를 받아 제 5~제 6MUX(206A~206B)에서 출력된 각 변수의 덧셈, 뺄셈 연산을 수행하는 보정부(208)를 포함하는 고속 공개키 암호시스템의 고속 곱셈 역원 시스템
3 2
입력되는 변수값들의 홀수(odd) 및 짝수(even)판별하고 가/감산의 연산방법을 선택하며 곱셈역원연산을 위한 제어를 수행하는 제어부(201);상기 제어부(201)의 제어신호에 의하여 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 입력받아 선택된 값을 출력하기 위한 제 1 ~제 4MUX(202A~202D); 상기 제 1 ~제 4MUX(202A~202D)의 출력측에 접속되어 각각 0이 아닌 소수값인 p, 입력값인 x, 0 및 1을 각각 변수 u, v, r, s로 입력받아 이를 저장하고 쉬프트 연산하기 위한 제1~제4 레지스터(204A~204D); 상기 제1~제4 레지스터(204A~204D)의 출력측에 접속되어 상기 제어부(201)의 제어신호를 받아 제1~제4 레지스터(204A~204D)에 저장된 변수 u, v, r, s값을 선택하여 출력시키기 위한 제 5~제 6MUX(206A~206B); 그리고,상기 제 5~제 6MUX(206A~206B)의 출력측에 접속되고 상기 제어부(201)의 제어신호를 받아 제 5~제 6MUX(206A~206B)에서 출력된 각 변수의 덧셈, 뺄셈 연산을 수행하는 보정부(208)를 포함하는 고속 공개키 암호시스템의 고속 곱셈 역원 시스템
지정국 정보가 없습니다
패밀리정보가 없습니다
국가 R&D 정보가 없습니다.