| 1 |
1
모스 트랜지스터 형태의 플로팅 게이트(2)와 이 플로팅 게이트(2)에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트를 포함하는 단일 폴리 이이피롬에 있어서,상기 컨트롤 게이트(7)는 엠아이엠(MIM) 캐패시터 형태로 형성되며 상기 플로팅 게이트(2) 영역의 상부에 적층됨을 특징으로 하는 단일 폴리 이이피롬
|
| 2 |
2
제 1 항에 있어서, 상기 플로팅 게이트는(2);제 1 도전형 반도체 기판(1)에 형성된 제 2 도전형 웰(11)과, 상기 제 2 도전형 웰(11) 내에 형성된 제 1 도전형 고농도 소오스 및 드레인 (13)과, 상기 소오스 및 드레인 영역(13) 사이에 형성된 채널 영역(14)과,상기 채널 영역(14) 상부의 반도체 기판(1) 상에 게이트 산화막(21)을 게재하여 형성된 플로팅 게이트 전극(22)을 포함하고, 상기 컨트롤 게이트(7)는 상기 플로팅 게이트(2)의 상부에 순차로 적층된 하부 전극(71)과 유전막(72)과 상부 전극(73)으로 이루어짐을 특징으로 단일 폴리 이이피롬
|
| 3 |
3
모스 트랜지스터 형태의 플로팅 게이트와 이 플로팅 게이트에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트를 포함하는 단일 폴리 이이피롬의 제조 방법에 있어서,상기 컨트롤 게이트는 상기 플로팅 게이트가 형성된 영역의 상부에 적층형으로 형성하되 상기 컨트롤 게이트는 엠아이엠 캐패시터 형태로 형성함을 특징으로 하는 단일 폴리 이이피롬의 제조 방법
|
| 4 |
4
모스 트랜지스터 형태의 플로팅 게이트(2)와 이 플로팅 게이트(2)에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트(7)를 포함하는 단일 폴리 이이피롬에 있어서,상기 컨트롤 게이트(7)는 엠아이엠(MIM) 캐패시터 형태로 상기 플로팅 게이트(2) 영역 일측의 반도체 기판(1) 상에 형성됨을 특징으로 하는 단일 폴리 이이피롬
|
| 5 |
5
제 4항에 있어서,상기 컨트롤 게이트(7)는;상기 절연막(30)을 게재하여 반도체 기판(1) 상에 형성됨을 특징으로 하는 단일 폴리 이이피롬
|
| 6 |
6
제 4항에 있어서,상기 컨트롤 게이트(7)는;상기 반도체 기판(1) 내에 형성된 소자 분리막(12) 상의 반도체 기판(1) 상부에 형성됨을 특징으로 하는 단일 폴리 이이피롬
|
| 7 |
7
제 4항 내지 제 6항 중 어느 한 항에 있어서, 상기 플로팅 게이트는(2);제 1 도전형 반도체 기판(1)에 형성된 제 2 도전형 웰(11)과, 상기 제 2 도전형 웰(11) 내에 형성된 제 1 도전형 고농도 소오스 및 드레인 영역(13)과, 상기 소오스 및 드레인(13) 사이에 형성된 채널 영역(14)과,상기 채널 영역(14) 상부의 반도체 기판(1) 상에 게이트 산화막(21)을 게재하여 형성된 플로팅 게이트 전극(22)을 포함하고, 상기 컨트롤 게이트(7)는 상기 플로팅 게이트(2)와 수평하게 반도체 기판(1) 상에 적층된 하부 전극(71)과 유전막(72) 및 상부 전극(73)으로 이루어짐을 특징으로 하는 단일 폴리 이이피롬
|
| 8 |
8
모스 트랜지스터 형태의 플로팅 게이트와 이 플로팅 게이트에 캐패시터 커플링에 의해 고전압을 인가하는 컨트롤 게이트를 포함하는 단일 폴리 이이피롬의 제조 방법에 있어서,상기 컨트롤 게이트는 상기 플로팅 게이트 영역의 일측에 상기 플로팅 게이트와 수평형으로 형성하되 상기 컨트롤 게이트는 엠아이엠 캐패시터 형태로 형성함을 특징으로 단일 폴리 이이피롬의 제조 방법
|
| 9 |
9
제 8항에 있어서, 상기 컨트롤 게이트는;상기 플로팅 게이트 영역 일측의 반도체 기판에 절연막을 형성한 후 상기 절연막 상부에 형성함을 특징으로 하는 단일 폴리 이이피롬의 제조 방법
|
| 10 |
10
제 8항에 있어서,상기 컨트롤 게이트는;상기 반도체 기판에 형성된 소자 분리막 상에 형성함을 특징으로 하는 단일 폴리 이이피롬의 제조 방법
|
